Startsida Utforska Hjälp
Registrera dig Logga in
huang_chao
/
EC600G
1
0
Fork 0
Filer Ärenden 0 Pull-förfrågningar 0 Wiki
Träd: 71afda5c85
Grenar Taggar
EC600G
/
components
/
hal
/
include
/
hwregs
/
8850
/
iomux.h

iomux.h 161 KB
Historik Rå

1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950515253545556575859606162636465666768697071727374757677787980818283848586878889909192939495969798991001011021031041051061071081091101111121131141151161171181191201211221231241251261271281291301311321331341351361371381391401411421431441451461471481491501511521531541551561571581591601611621631641651661671681691701711721731741751761771781791801811821831841851861871881891901911921931941951961971981992002012022032042052062072082092102112122132142152162172182192202212222232242252262272282292302312322332342352362372382392402412422432442452462472482492502512522532542552562572582592602612622632642652662672682692702712722732742752762772782792802812822832842852862872882892902912922932942952962972982993003013023033043053063073083093103113123133143153163173183193203213223233243253263273283293303313323333343353363373383393403413423433443453463473483493503513523533543553563573583593603613623633643653663673683693703713723733743753763773783793803813823833843853863873883893903913923933943953963973983994004014024034044054064074084094104114124134144154164174184194204214224234244254264274284294304314324334344354364374384394404414424434444454464474484494504514524534544554564574584594604614624634644654664674684694704714724734744754764774784794804814824834844854864874884894904914924934944954964974984995005015025035045055065075085095105115125135145155165175185195205215225235245255265275285295305315325335345355365375385395405415425435445455465475485495505515525535545555565575585595605615625635645655665675685695705715725735745755765775785795805815825835845855865875885895905915925935945955965975985996006016026036046056066076086096106116126136146156166176186196206216226236246256266276286296306316326336346356366376386396406416426436446456466476486496506516526536546556566576586596606616626636646656666676686696706716726736746756766776786796806816826836846856866876886896906916926936946956966976986997007017027037047057067077087097107117127137147157167177187197207217227237247257267277287297307317327337347357367377387397407417427437447457467477487497507517527537547557567577587597607617627637647657667677687697707717727737747757767777787797807817827837847857867877887897907917927937947957967977987998008018028038048058068078088098108118128138148158168178188198208218228238248258268278288298308318328338348358368378388398408418428438448458468478488498508518528538548558568578588598608618628638648658668678688698708718728738748758768778788798808818828838848858868878888898908918928938948958968978988999009019029039049059069079089099109119129139149159169179189199209219229239249259269279289299309319329339349359369379389399409419429439449459469479489499509519529539549559569579589599609619629639649659669679689699709719729739749759769779789799809819829839849859869879889899909919929939949959969979989991000100110021003100410051006100710081009101010111012101310141015101610171018101910201021102210231024102510261027102810291030103110321033103410351036103710381039104010411042104310441045104610471048104910501051105210531054105510561057105810591060106110621063106410651066106710681069107010711072107310741075107610771078107910801081108210831084108510861087108810891090109110921093109410951096109710981099110011011102110311041105110611071108110911101111111211131114111511161117111811191120112111221123112411251126112711281129113011311132113311341135113611371138113911401141114211431144114511461147114811491150115111521153115411551156115711581159116011611162116311641165116611671168116911701171117211731174117511761177117811791180118111821183118411851186118711881189119011911192119311941195119611971198119912001201120212031204120512061207120812091210121112121213121412151216121712181219122012211222122312241225122612271228122912301231123212331234123512361237123812391240124112421243124412451246124712481249125012511252125312541255125612571258125912601261126212631264126512661267126812691270127112721273127412751276127712781279128012811282128312841285128612871288128912901291129212931294129512961297129812991300130113021303130413051306130713081309131013111312131313141315131613171318131913201321132213231324132513261327132813291330133113321333133413351336133713381339134013411342134313441345134613471348134913501351135213531354135513561357135813591360136113621363136413651366136713681369137013711372137313741375137613771378137913801381138213831384138513861387138813891390139113921393139413951396139713981399140014011402140314041405140614071408140914101411141214131414141514161417141814191420142114221423142414251426142714281429143014311432143314341435143614371438143914401441144214431444144514461447144814491450145114521453145414551456145714581459146014611462146314641465146614671468146914701471147214731474147514761477147814791480148114821483148414851486148714881489149014911492149314941495149614971498149915001501150215031504150515061507150815091510151115121513151415151516151715181519152015211522152315241525152615271528152915301531153215331534153515361537153815391540154115421543154415451546154715481549155015511552155315541555155615571558155915601561156215631564156515661567156815691570157115721573157415751576157715781579158015811582158315841585158615871588158915901591159215931594159515961597159815991600160116021603160416051606160716081609161016111612161316141615161616171618161916201621162216231624162516261627162816291630163116321633163416351636163716381639164016411642164316441645164616471648164916501651165216531654165516561657165816591660166116621663166416651666166716681669167016711672167316741675167616771678167916801681168216831684168516861687168816891690169116921693169416951696169716981699170017011702170317041705170617071708170917101711171217131714171517161717171817191720172117221723172417251726172717281729173017311732173317341735173617371738173917401741174217431744174517461747174817491750175117521753175417551756175717581759176017611762176317641765176617671768176917701771177217731774177517761777177817791780178117821783178417851786178717881789179017911792179317941795179617971798179918001801180218031804180518061807180818091810181118121813181418151816181718181819182018211822182318241825182618271828182918301831183218331834183518361837183818391840184118421843184418451846184718481849185018511852185318541855185618571858185918601861186218631864186518661867186818691870187118721873187418751876187718781879188018811882188318841885188618871888188918901891189218931894189518961897189818991900190119021903190419051906190719081909191019111912191319141915191619171918191919201921192219231924192519261927192819291930193119321933193419351936193719381939194019411942194319441945194619471948194919501951195219531954195519561957195819591960196119621963196419651966196719681969197019711972197319741975197619771978197919801981198219831984198519861987198819891990199119921993199419951996199719981999200020012002200320042005200620072008200920102011201220132014201520162017201820192020202120222023202420252026202720282029203020312032203320342035203620372038203920402041204220432044204520462047204820492050205120522053205420552056205720582059206020612062206320642065206620672068206920702071207220732074207520762077207820792080208120822083208420852086208720882089209020912092209320942095209620972098209921002101210221032104210521062107210821092110211121122113211421152116211721182119212021212122212321242125212621272128212921302131213221332134213521362137213821392140214121422143214421452146214721482149215021512152215321542155215621572158215921602161216221632164216521662167216821692170217121722173217421752176217721782179218021812182218321842185218621872188218921902191219221932194219521962197219821992200220122022203220422052206220722082209221022112212221322142215221622172218221922202221222222232224222522262227222822292230223122322233223422352236223722382239224022412242224322442245224622472248224922502251225222532254225522562257225822592260226122622263226422652266226722682269227022712272227322742275227622772278227922802281228222832284228522862287228822892290229122922293229422952296229722982299230023012302230323042305230623072308230923102311231223132314231523162317231823192320232123222323232423252326232723282329233023312332233323342335233623372338233923402341234223432344234523462347234823492350235123522353235423552356235723582359236023612362236323642365236623672368236923702371237223732374237523762377237823792380238123822383238423852386238723882389239023912392239323942395239623972398239924002401240224032404240524062407240824092410241124122413241424152416241724182419242024212422242324242425242624272428242924302431243224332434243524362437243824392440244124422443244424452446244724482449245024512452245324542455245624572458245924602461246224632464246524662467246824692470247124722473247424752476247724782479248024812482248324842485248624872488248924902491249224932494249524962497249824992500250125022503250425052506250725082509251025112512251325142515251625172518251925202521252225232524252525262527252825292530253125322533253425352536253725382539254025412542254325442545254625472548254925502551255225532554255525562557255825592560256125622563256425652566256725682569257025712572257325742575257625772578257925802581258225832584258525862587258825892590259125922593259425952596259725982599260026012602260326042605260626072608260926102611261226132614261526162617261826192620262126222623262426252626262726282629263026312632263326342635263626372638263926402641264226432644264526462647264826492650265126522653265426552656265726582659266026612662266326642665266626672668266926702671267226732674267526762677267826792680268126822683268426852686268726882689269026912692269326942695269626972698269927002701270227032704270527062707270827092710271127122713271427152716271727182719272027212722272327242725272627272728272927302731273227332734273527362737273827392740274127422743274427452746274727482749275027512752275327542755275627572758275927602761276227632764276527662767276827692770277127722773277427752776277727782779278027812782278327842785278627872788278927902791279227932794279527962797279827992800280128022803280428052806280728082809281028112812281328142815281628172818281928202821282228232824282528262827282828292830283128322833283428352836283728382839284028412842284328442845284628472848284928502851285228532854285528562857285828592860286128622863286428652866286728682869287028712872287328742875287628772878287928802881288228832884288528862887288828892890289128922893289428952896289728982899290029012902290329042905290629072908290929102911291229132914291529162917291829192920292129222923292429252926292729282929293029312932293329342935293629372938293929402941294229432944294529462947294829492950295129522953295429552956295729582959296029612962296329642965296629672968296929702971297229732974297529762977297829792980298129822983298429852986298729882989299029912992299329942995299629972998299930003001300230033004300530063007300830093010301130123013301430153016301730183019302030213022302330243025302630273028302930303031303230333034303530363037303830393040304130423043304430453046304730483049305030513052305330543055305630573058305930603061306230633064306530663067306830693070307130723073307430753076307730783079308030813082308330843085308630873088308930903091309230933094309530963097309830993100310131023103310431053106310731083109311031113112311331143115311631173118311931203121312231233124312531263127312831293130313131323133313431353136313731383139314031413142314331443145314631473148314931503151315231533154315531563157315831593160316131623163316431653166316731683169317031713172317331743175317631773178317931803181318231833184318531863187318831893190319131923193319431953196319731983199320032013202320332043205320632073208320932103211321232133214321532163217321832193220322132223223322432253226322732283229323032313232323332343235323632373238323932403241324232433244324532463247324832493250325132523253325432553256325732583259326032613262326332643265326632673268326932703271327232733274327532763277327832793280328132823283328432853286328732883289329032913292329332943295329632973298329933003301330233033304330533063307330833093310331133123313331433153316331733183319332033213322332333243325332633273328332933303331333233333334333533363337333833393340334133423343334433453346334733483349335033513352335333543355335633573358335933603361336233633364336533663367336833693370337133723373337433753376337733783379338033813382338333843385338633873388338933903391339233933394339533963397339833993400340134023403340434053406340734083409341034113412341334143415341634173418341934203421342234233424342534263427342834293430343134323433343434353436343734383439344034413442344334443445344634473448344934503451345234533454345534563457345834593460346134623463346434653466346734683469347034713472347334743475347634773478347934803481348234833484348534863487348834893490349134923493349434953496349734983499350035013502350335043505350635073508350935103511351235133514351535163517351835193520352135223523352435253526352735283529353035313532353335343535353635373538353935403541354235433544354535463547354835493550355135523553355435553556355735583559356035613562356335643565356635673568356935703571357235733574357535763577357835793580358135823583358435853586358735883589359035913592359335943595359635973598359936003601360236033604360536063607360836093610361136123613361436153616361736183619362036213622362336243625362636273628362936303631363236333634363536363637363836393640364136423643364436453646364736483649365036513652365336543655365636573658365936603661366236633664366536663667366836693670367136723673367436753676367736783679368036813682368336843685368636873688368936903691369236933694369536963697369836993700370137023703370437053706370737083709371037113712371337143715371637173718371937203721372237233724372537263727372837293730373137323733373437353736373737383739374037413742374337443745374637473748374937503751375237533754375537563757375837593760376137623763376437653766376737683769377037713772377337743775377637773778377937803781378237833784378537863787378837893790379137923793379437953796379737983799380038013802380338043805380638073808380938103811381238133814381538163817381838193820382138223823382438253826382738283829383038313832383338343835383638373838383938403841384238433844384538463847384838493850385138523853385438553856385738583859386038613862386338643865386638673868386938703871387238733874387538763877387838793880388138823883388438853886388738883889389038913892389338943895389638973898389939003901390239033904390539063907390839093910391139123913391439153916391739183919392039213922392339243925392639273928392939303931393239333934393539363937393839393940394139423943394439453946394739483949395039513952395339543955395639573958395939603961396239633964396539663967396839693970397139723973397439753976397739783979398039813982398339843985398639873988398939903991399239933994399539963997399839994000400140024003400440054006400740084009401040114012401340144015401640174018401940204021402240234024402540264027402840294030403140324033403440354036403740384039404040414042404340444045404640474048404940504051405240534054405540564057405840594060406140624063406440654066406740684069407040714072407340744075407640774078407940804081408240834084408540864087408840894090409140924093409440954096409740984099410041014102410341044105410641074108410941104111411241134114411541164117411841194120412141224123412441254126412741284129413041314132413341344135413641374138413941404141414241434144414541464147414841494150415141524153415441554156415741584159416041614162416341644165416641674168416941704171417241734174417541764177417841794180418141824183418441854186418741884189419041914192419341944195419641974198419942004201420242034204420542064207420842094210421142124213421442154216421742184219422042214222422342244225422642274228422942304231423242334234423542364237423842394240424142424243424442454246424742484249425042514252425342544255425642574258425942604261426242634264426542664267426842694270427142724273427442754276427742784279428042814282428342844285428642874288428942904291429242934294429542964297429842994300430143024303430443054306430743084309431043114312431343144315431643174318431943204321432243234324432543264327432843294330433143324333433443354336433743384339434043414342434343444345434643474348434943504351435243534354435543564357435843594360436143624363436443654366436743684369437043714372437343744375437643774378437943804381438243834384438543864387438843894390439143924393439443954396439743984399440044014402440344044405440644074408440944104411441244134414441544164417441844194420442144224423442444254426442744284429443044314432443344344435443644374438443944404441444244434444444544464447444844494450445144524453445444554456445744584459446044614462446344644465446644674468446944704471447244734474447544764477447844794480448144824483448444854486448744884489449044914492449344944495449644974498449945004501450245034504450545064507450845094510451145124513451445154516451745184519452045214522452345244525452645274528452945304531453245334534453545364537453845394540454145424543454445454546454745484549455045514552455345544555455645574558455945604561456245634564456545664567456845694570457145724573457445754576457745784579458045814582458345844585458645874588458945904591459245934594459545964597459845994600460146024603460446054606460746084609461046114612461346144615461646174618461946204621462246234624462546264627462846294630463146324633463446354636463746384639464046414642464346444645464646474648464946504651465246534654465546564657465846594660466146624663466446654666466746684669467046714672467346744675467646774678467946804681468246834684468546864687468846894690469146924693469446954696469746984699470047014702470347044705470647074708470947104711471247134714471547164717471847194720472147224723472447254726472747284729473047314732473347344735473647374738473947404741474247434744474547464747474847494750475147524753475447554756475747584759476047614762476347644765476647674768476947704771477247734774477547764777477847794780478147824783478447854786478747884789479047914792479347944795479647974798479948004801480248034804480548064807480848094810481148124813481448154816481748184819482048214822482348244825482648274828482948304831483248334834483548364837483848394840484148424843484448454846484748484849485048514852485348544855485648574858485948604861486248634864486548664867486848694870487148724873487448754876487748784879488048814882488348844885488648874888488948904891489248934894489548964897489848994900490149024903490449054906490749084909491049114912491349144915491649174918491949204921492249234924492549264927492849294930493149324933493449354936493749384939494049414942494349444945494649474948494949504951495249534954495549564957495849594960496149624963496449654966496749684969497049714972497349744975497649774978497949804981498249834984498549864987498849894990499149924993499449954996499749984999500050015002500350045005500650075008500950105011501250135014501550165017501850195020502150225023502450255026502750285029503050315032503350345035503650375038503950405041504250435044504550465047504850495050505150525053505450555056505750585059506050615062506350645065506650675068506950705071507250735074507550765077507850795080508150825083508450855086508750885089509050915092509350945095509650975098509951005101510251035104510551065107510851095110511151125113511451155116511751185119512051215122512351245125512651275128512951305131513251335134513551365137513851395140514151425143514451455146514751485149515051515152515351545155515651575158515951605161516251635164516551665167516851695170517151725173517451755176517751785179518051815182518351845185518651875188518951905191519251935194519551965197519851995200520152025203520452055206520752085209521052115212521352145215521652175218521952205221522252235224522552265227522852295230523152325233523452355236523752385239524052415242524352445245524652475248524952505251525252535254525552565257525852595260526152625263526452655266526752685269527052715272527352745275527652775278527952805281528252835284528552865287528852895290529152925293529452955296529752985299530053015302530353045305530653075308530953105311531253135314531553165317531853195320532153225323532453255326532753285329533053315332533353345335533653375338533953405341534253435344534553465347534853495350535153525353535453555356535753585359536053615362536353645365536653675368536953705371537253735374537553765377537853795380538153825383538453855386538753885389539053915392539353945395539653975398539954005401540254035404540554065407540854095410541154125413541454155416541754185419542054215422542354245425542654275428542954305431543254335434543554365437543854395440544154425443544454455446544754485449545054515452545354545455545654575458545954605461546254635464546554665467546854695470547154725473547454755476547754785479548054815482548354845485548654875488548954905491549254935494549554965497549854995500550155025503550455055506550755085509551055115512551355145515551655175518551955205521552255235524 
  1. /* Copyright (C) 2018 RDA Technologies Limited and/or its affiliates("RDA").
    2. 

  2.  * All rights reserved.
    3. 

  3.  *
    4. 

  4.  * This software is supplied "AS IS" without any warranties.
    5. 

  5.  * RDA assumes no responsibility or liability for the use of the software,
    6. 

  6.  * conveys no license or title under any patent, copyright, or mask work
    7. 

  7.  * right to the product. RDA reserves the right to make changes in the
    8. 

  8.  * software without notification.  RDA also make no representation or
    9. 

  9.  * warranty that such application will be suitable for the specified use
    10. 

  10.  * without further testing or modification.
    11. 

  11.  */
    12. 

  12. 

  13. #ifndef _IOMUX_H_
    14. 

  14. #define _IOMUX_H_
    15. 

  15. 

  16. // Auto generated by dtools(see dtools.txt for its version).
    17. 

  17. // Don't edit it manually!
    18. 

  18. 

  19. #define REG_IOMUX_SET_OFFSET (0x1000)
    20. 

  20. #define REG_IOMUX_CLR_OFFSET (0x2000)
    21. 

  21. 

  22. #define REG_IOMUX_BASE (0x51510000)
    23. 

  23. 

  24. typedef volatile struct
    25. 

  25. {
    26. 

  26.     uint32_t pwr_pad_ctl;              // 0x00000000
    27. 

  27.     uint32_t pin_ctrl_reg0;            // 0x00000004
    28. 

  28.     uint32_t pin_ctrl_reg1;            // 0x00000008
    29. 

  29.     uint32_t pin_ctrl_reg2;            // 0x0000000c
    30. 

  30.     uint32_t pin_ctrl_reg3;            // 0x00000010
    31. 

  31.     uint32_t pin_ctrl_reg4;            // 0x00000014
    32. 

  32.     uint32_t pin_ctrl_reg5;            // 0x00000018
    33. 

  33.     uint32_t rfdig_gpio_7;             // 0x0000001c
    34. 

  34.     uint32_t rfdig_gpio_6;             // 0x00000020
    35. 

  35.     uint32_t rfdig_gpio_5;             // 0x00000024
    36. 

  36.     uint32_t rfdig_gpio_4;             // 0x00000028
    37. 

  37.     uint32_t rfdig_gpio_3;             // 0x0000002c
    38. 

  38.     uint32_t rfdig_gpio_2;             // 0x00000030
    39. 

  39.     uint32_t rfdig_gpio_1;             // 0x00000034
    40. 

  40.     uint32_t rfdig_gpio_0;             // 0x00000038
    41. 

  41.     uint32_t keyin_4;                  // 0x0000003c
    42. 

  42.     uint32_t keyout_5;                 // 0x00000040
    43. 

  43.     uint32_t keyin_5;                  // 0x00000044
    44. 

  44.     uint32_t keyout_4;                 // 0x00000048
    45. 

  45.     uint32_t uart_1_rts;               // 0x0000004c
    46. 

  46.     uint32_t uart_1_txd;               // 0x00000050
    47. 

  47.     uint32_t uart_1_rxd;               // 0x00000054
    48. 

  48.     uint32_t uart_1_cts;               // 0x00000058
    49. 

  49.     uint32_t gpio_0;                   // 0x0000005c
    50. 

  50.     uint32_t gpio_3;                   // 0x00000060
    51. 

  51.     uint32_t gpio_2;                   // 0x00000064
    52. 

  52.     uint32_t gpio_1;                   // 0x00000068
    53. 

  53.     uint32_t gpio_7;                   // 0x0000006c
    54. 

  54.     uint32_t gpio_6;                   // 0x00000070
    55. 

  55.     uint32_t gpio_5;                   // 0x00000074
    56. 

  56.     uint32_t gpio_4;                   // 0x00000078
    57. 

  57.     uint32_t adi_sda;                  // 0x0000007c
    58. 

  58.     uint32_t adi_scl;                  // 0x00000080
    59. 

  59.     uint32_t resetb;                   // 0x00000084
    60. 

  60.     uint32_t osc_32k;                  // 0x00000088
    61. 

  61.     uint32_t pmic_ext_int;             // 0x0000008c
    62. 

  62.     uint32_t chip_pd;                  // 0x00000090
    63. 

  63.     uint32_t ptest;                    // 0x00000094
    64. 

  64.     uint32_t clk26m_pmic;              // 0x00000098
    65. 

  65.     uint32_t sim_1_rst;                // 0x0000009c
    66. 

  66.     uint32_t sim_1_dio;                // 0x000000a0
    67. 

  67.     uint32_t sim_1_clk;                // 0x000000a4
    68. 

  68.     uint32_t sim_0_rst;                // 0x000000a8
    69. 

  69.     uint32_t sim_0_dio;                // 0x000000ac
    70. 

  70.     uint32_t sim_0_clk;                // 0x000000b0
    71. 

  71.     uint32_t sw_clk;                   // 0x000000b4
    72. 

  72.     uint32_t sw_dio;                   // 0x000000b8
    73. 

  73.     uint32_t debug_host_tx;            // 0x000000bc
    74. 

  74.     uint32_t debug_host_rx;            // 0x000000c0
    75. 

  75.     uint32_t debug_host_clk;           // 0x000000c4
    76. 

  76.     uint32_t camera_rst_l;             // 0x000000c8
    77. 

  77.     uint32_t spi_camera_sck;           // 0x000000cc
    78. 

  78.     uint32_t spi_camera_si_1;          // 0x000000d0
    79. 

  79.     uint32_t spi_camera_si_0;          // 0x000000d4
    80. 

  80.     uint32_t camera_ref_clk;           // 0x000000d8
    81. 

  81.     uint32_t camera_pwdn;              // 0x000000dc
    82. 

  82.     uint32_t i2s_sdat_i;               // 0x000000e0
    83. 

  83.     uint32_t i2s1_sdat_o;              // 0x000000e4
    84. 

  84.     uint32_t i2s1_lrck;                // 0x000000e8
    85. 

  85.     uint32_t i2s1_bck;                 // 0x000000ec
    86. 

  86.     uint32_t i2s1_mclk;                // 0x000000f0
    87. 

  87.     uint32_t i2c_m2_scl;               // 0x000000f4
    88. 

  88.     uint32_t i2c_m2_sda;               // 0x000000f8
    89. 

  89.     uint32_t nand_sel;                 // 0x000000fc
    90. 

  90.     uint32_t keyout_3;                 // 0x00000100
    91. 

  91.     uint32_t keyout_2;                 // 0x00000104
    92. 

  92.     uint32_t keyout_1;                 // 0x00000108
    93. 

  93.     uint32_t keyout_0;                 // 0x0000010c
    94. 

  94.     uint32_t keyin_3;                  // 0x00000110
    95. 

  95.     uint32_t keyin_2;                  // 0x00000114
    96. 

  96.     uint32_t keyin_1;                  // 0x00000118
    97. 

  97.     uint32_t keyin_0;                  // 0x0000011c
    98. 

  98.     uint32_t lcd_rstb;                 // 0x00000120
    99. 

  99.     uint32_t lcd_fmark;                // 0x00000124
    100. 

  100.     uint32_t spi_lcd_select;           // 0x00000128
    101. 

  101.     uint32_t spi_lcd_cs;               // 0x0000012c
    102. 

  102.     uint32_t spi_lcd_clk;              // 0x00000130
    103. 

  103.     uint32_t spi_lcd_sdc;              // 0x00000134
    104. 

  104.     uint32_t spi_lcd_sio;              // 0x00000138
    105. 

  105.     uint32_t sdmmc1_rst;               // 0x0000013c
    106. 

  106.     uint32_t sdmmc1_data_7;            // 0x00000140
    107. 

  107.     uint32_t sdmmc1_data_6;            // 0x00000144
    108. 

  108.     uint32_t sdmmc1_data_5;            // 0x00000148
    109. 

  109.     uint32_t sdmmc1_data_4;            // 0x0000014c
    110. 

  110.     uint32_t sdmmc1_data_3;            // 0x00000150
    111. 

  111.     uint32_t sdmmc1_data_2;            // 0x00000154
    112. 

  112.     uint32_t sdmmc1_data_1;            // 0x00000158
    113. 

  113.     uint32_t sdmmc1_data_0;            // 0x0000015c
    114. 

  114.     uint32_t sdmmc1_cmd;               // 0x00000160
    115. 

  115.     uint32_t sdmmc1_clk;               // 0x00000164
    116. 

  116.     uint32_t uart_2_rts;               // 0x00000168
    117. 

  117.     uint32_t uart_2_cts;               // 0x0000016c
    118. 

  118.     uint32_t uart_2_txd;               // 0x00000170
    119. 

  119.     uint32_t uart_2_rxd;               // 0x00000174
    120. 

  120.     uint32_t i2c_m1_sda;               // 0x00000178
    121. 

  121.     uint32_t i2c_m1_scl;               // 0x0000017c
    122. 

  122.     uint32_t gpio_23;                  // 0x00000180
    123. 

  123.     uint32_t gpio_22;                  // 0x00000184
    124. 

  124.     uint32_t gpio_21;                  // 0x00000188
    125. 

  125.     uint32_t gpio_20;                  // 0x0000018c
    126. 

  126.     uint32_t gpio_19;                  // 0x00000190
    127. 

  127.     uint32_t gpio_18;                  // 0x00000194
    128. 

  128.     uint32_t gpio_17;                  // 0x00000198
    129. 

  129.     uint32_t gpio_16;                  // 0x0000019c
    130. 

  130.     uint32_t m_spi_d_3;                // 0x000001a0
    131. 

  131.     uint32_t m_spi_d_2;                // 0x000001a4
    132. 

  132.     uint32_t m_spi_d_1;                // 0x000001a8
    133. 

  133.     uint32_t m_spi_d_0;                // 0x000001ac
    134. 

  134.     uint32_t m_spi_cs;                 // 0x000001b0
    135. 

  135.     uint32_t m_spi_clk;                // 0x000001b4
    136. 

  136.     uint32_t __440[153];               // 0x000001b8
    137. 

  137.     uint32_t pad_rfdig_gpio_7;         // 0x0000041c
    138. 

  138.     uint32_t pad_rfdig_gpio_6;         // 0x00000420
    139. 

  139.     uint32_t pad_rfdig_gpio_5;         // 0x00000424
    140. 

  140.     uint32_t pad_rfdig_gpio_4;         // 0x00000428
    141. 

  141.     uint32_t pad_rfdig_gpio_3;         // 0x0000042c
    142. 

  142.     uint32_t pad_rfdig_gpio_2;         // 0x00000430
    143. 

  143.     uint32_t pad_rfdig_gpio_1;         // 0x00000434
    144. 

  144.     uint32_t pad_rfdig_gpio_0;         // 0x00000438
    145. 

  145.     uint32_t pad_keyin_4;              // 0x0000043c
    146. 

  146.     uint32_t pad_keyout_5;             // 0x00000440
    147. 

  147.     uint32_t pad_keyin_5;              // 0x00000444
    148. 

  148.     uint32_t pad_keyout_4;             // 0x00000448
    149. 

  149.     uint32_t pad_uart_1_rts;           // 0x0000044c
    150. 

  150.     uint32_t pad_uart_1_txd;           // 0x00000450
    151. 

  151.     uint32_t pad_uart_1_rxd;           // 0x00000454
    152. 

  152.     uint32_t pad_uart_1_cts;           // 0x00000458
    153. 

  153.     uint32_t pad_gpio_0;               // 0x0000045c
    154. 

  154.     uint32_t pad_gpio_3;               // 0x00000460
    155. 

  155.     uint32_t pad_gpio_2;               // 0x00000464
    156. 

  156.     uint32_t pad_gpio_1;               // 0x00000468
    157. 

  157.     uint32_t pad_gpio_7;               // 0x0000046c
    158. 

  158.     uint32_t pad_gpio_6;               // 0x00000470
    159. 

  159.     uint32_t pad_gpio_5;               // 0x00000474
    160. 

  160.     uint32_t pad_gpio_4;               // 0x00000478
    161. 

  161.     uint32_t pad_adi_sda;              // 0x0000047c
    162. 

  162.     uint32_t pad_adi_scl;              // 0x00000480
    163. 

  163.     uint32_t pad_resetb;               // 0x00000484
    164. 

  164.     uint32_t pad_osc_32k;              // 0x00000488
    165. 

  165.     uint32_t pad_pmic_ext_int;         // 0x0000048c
    166. 

  166.     uint32_t pad_chip_pd;              // 0x00000490
    167. 

  167.     uint32_t pad_ptest;                // 0x00000494
    168. 

  168.     uint32_t pad_clk26m_pmic;          // 0x00000498
    169. 

  169.     uint32_t pad_sim_1_rst;            // 0x0000049c
    170. 

  170.     uint32_t pad_sim_1_dio;            // 0x000004a0
    171. 

  171.     uint32_t pad_sim_1_clk;            // 0x000004a4
    172. 

  172.     uint32_t pad_sim_0_rst;            // 0x000004a8
    173. 

  173.     uint32_t pad_sim_0_dio;            // 0x000004ac
    174. 

  174.     uint32_t pad_sim_0_clk;            // 0x000004b0
    175. 

  175.     uint32_t pad_sw_clk;               // 0x000004b4
    176. 

  176.     uint32_t pad_sw_dio;               // 0x000004b8
    177. 

  177.     uint32_t pad_debug_host_tx;        // 0x000004bc
    178. 

  178.     uint32_t pad_debug_host_rx;        // 0x000004c0
    179. 

  179.     uint32_t pad_debug_host_clk;       // 0x000004c4
    180. 

  180.     uint32_t pad_camera_rst_l;         // 0x000004c8
    181. 

  181.     uint32_t pad_spi_camera_sck;       // 0x000004cc
    182. 

  182.     uint32_t pad_spi_camera_si_1;      // 0x000004d0
    183. 

  183.     uint32_t pad_spi_camera_si_0;      // 0x000004d4
    184. 

  184.     uint32_t pad_camera_ref_clk;       // 0x000004d8
    185. 

  185.     uint32_t pad_camera_pwdn;          // 0x000004dc
    186. 

  186.     uint32_t pad_i2s_sdat_i;           // 0x000004e0
    187. 

  187.     uint32_t pad_i2s1_sdat_o;          // 0x000004e4
    188. 

  188.     uint32_t pad_i2s1_lrck;            // 0x000004e8
    189. 

  189.     uint32_t pad_i2s1_bck;             // 0x000004ec
    190. 

  190.     uint32_t pad_i2s1_mclk;            // 0x000004f0
    191. 

  191.     uint32_t pad_i2c_m2_scl;           // 0x000004f4
    192. 

  192.     uint32_t pad_i2c_m2_sda;           // 0x000004f8
    193. 

  193.     uint32_t pad_nand_sel;             // 0x000004fc
    194. 

  194.     uint32_t pad_keyout_3;             // 0x00000500
    195. 

  195.     uint32_t pad_keyout_2;             // 0x00000504
    196. 

  196.     uint32_t pad_keyout_1;             // 0x00000508
    197. 

  197.     uint32_t pad_keyout_0;             // 0x0000050c
    198. 

  198.     uint32_t pad_keyin_3;              // 0x00000510
    199. 

  199.     uint32_t pad_keyin_2;              // 0x00000514
    200. 

  200.     uint32_t pad_keyin_1;              // 0x00000518
    201. 

  201.     uint32_t pad_keyin_0;              // 0x0000051c
    202. 

  202.     uint32_t pad_lcd_rstb;             // 0x00000520
    203. 

  203.     uint32_t pad_lcd_fmark;            // 0x00000524
    204. 

  204.     uint32_t pad_spi_lcd_select;       // 0x00000528
    205. 

  205.     uint32_t pad_spi_lcd_cs;           // 0x0000052c
    206. 

  206.     uint32_t pad_spi_lcd_clk;          // 0x00000530
    207. 

  207.     uint32_t pad_spi_lcd_sdc;          // 0x00000534
    208. 

  208.     uint32_t pad_spi_lcd_sio;          // 0x00000538
    209. 

  209.     uint32_t pad_sdmmc1_rst;           // 0x0000053c
    210. 

  210.     uint32_t pad_sdmmc1_data_7;        // 0x00000540
    211. 

  211.     uint32_t pad_sdmmc1_data_6;        // 0x00000544
    212. 

  212.     uint32_t pad_sdmmc1_data_5;        // 0x00000548
    213. 

  213.     uint32_t pad_sdmmc1_data_4;        // 0x0000054c
    214. 

  214.     uint32_t pad_sdmmc1_data_3;        // 0x00000550
    215. 

  215.     uint32_t pad_sdmmc1_data_2;        // 0x00000554
    216. 

  216.     uint32_t pad_sdmmc1_data_1;        // 0x00000558
    217. 

  217.     uint32_t pad_sdmmc1_data_0;        // 0x0000055c
    218. 

  218.     uint32_t pad_sdmmc1_cmd;           // 0x00000560
    219. 

  219.     uint32_t pad_sdmmc1_clk;           // 0x00000564
    220. 

  220.     uint32_t pad_uart_2_rts;           // 0x00000568
    221. 

  221.     uint32_t pad_uart_2_cts;           // 0x0000056c
    222. 

  222.     uint32_t pad_uart_2_txd;           // 0x00000570
    223. 

  223.     uint32_t pad_uart_2_rxd;           // 0x00000574
    224. 

  224.     uint32_t pad_i2c_m1_sda;           // 0x00000578
    225. 

  225.     uint32_t pad_i2c_m1_scl;           // 0x0000057c
    226. 

  226.     uint32_t pad_gpio_23;              // 0x00000580
    227. 

  227.     uint32_t pad_gpio_22;              // 0x00000584
    228. 

  228.     uint32_t pad_gpio_21;              // 0x00000588
    229. 

  229.     uint32_t pad_gpio_20;              // 0x0000058c
    230. 

  230.     uint32_t pad_gpio_19;              // 0x00000590
    231. 

  231.     uint32_t pad_gpio_18;              // 0x00000594
    232. 

  232.     uint32_t pad_gpio_17;              // 0x00000598
    233. 

  233.     uint32_t pad_gpio_16;              // 0x0000059c
    234. 

  234.     uint32_t pad_m_spi_d_3;            // 0x000005a0
    235. 

  235.     uint32_t pad_m_spi_d_2;            // 0x000005a4
    236. 

  236.     uint32_t pad_m_spi_d_1;            // 0x000005a8
    237. 

  237.     uint32_t pad_m_spi_d_0;            // 0x000005ac
    238. 

  238.     uint32_t pad_m_spi_cs;             // 0x000005b0
    239. 

  239.     uint32_t pad_m_spi_clk;            // 0x000005b4
    240. 

  240.     uint32_t __1464[658];              // 0x000005b8
    241. 

  241.     uint32_t pwr_pad_ctl_reserved_set; // 0x00001000
    242. 

  242.     uint32_t pin_ctrl_reg0_set;        // 0x00001004
    243. 

  243.     uint32_t pin_ctrl_reg1_set;        // 0x00001008
    244. 

  244.     uint32_t pin_ctrl_reg2_set;        // 0x0000100c
    245. 

  245.     uint32_t pin_ctrl_reg3_set;        // 0x00001010
    246. 

  246.     uint32_t pin_ctrl_reg4_set;        // 0x00001014
    247. 

  247.     uint32_t pin_ctrl_reg5_set;        // 0x00001018
    248. 

  248.     uint32_t rfdig_gpio_7_set;         // 0x0000101c
    249. 

  249.     uint32_t rfdig_gpio_6_set;         // 0x00001020
    250. 

  250.     uint32_t rfdig_gpio_5_set;         // 0x00001024
    251. 

  251.     uint32_t rfdig_gpio_4_set;         // 0x00001028
    252. 

  252.     uint32_t rfdig_gpio_3_set;         // 0x0000102c
    253. 

  253.     uint32_t rfdig_gpio_2_set;         // 0x00001030
    254. 

  254.     uint32_t rfdig_gpio_1_set;         // 0x00001034
    255. 

  255.     uint32_t rfdig_gpio_0_set;         // 0x00001038
    256. 

  256.     uint32_t keyin_4_set;              // 0x0000103c
    257. 

  257.     uint32_t keyout_5_set;             // 0x00001040
    258. 

  258.     uint32_t keyin_5_set;              // 0x00001044
    259. 

  259.     uint32_t keyout_4_set;             // 0x00001048
    260. 

  260.     uint32_t uart_1_rts_set;           // 0x0000104c
    261. 

  261.     uint32_t uart_1_txd_set;           // 0x00001050
    262. 

  262.     uint32_t uart_1_rxd_set;           // 0x00001054
    263. 

  263.     uint32_t uart_1_cts_set;           // 0x00001058
    264. 

  264.     uint32_t gpio_0_set;               // 0x0000105c
    265. 

  265.     uint32_t gpio_3_set;               // 0x00001060
    266. 

  266.     uint32_t gpio_2_set;               // 0x00001064
    267. 

  267.     uint32_t gpio_1_set;               // 0x00001068
    268. 

  268.     uint32_t gpio_7_set;               // 0x0000106c
    269. 

  269.     uint32_t gpio_6_set;               // 0x00001070
    270. 

  270.     uint32_t gpio_5_set;               // 0x00001074
    271. 

  271.     uint32_t gpio_4_set;               // 0x00001078
    272. 

  272.     uint32_t adi_sda_set;              // 0x0000107c
    273. 

  273.     uint32_t adi_scl_set;              // 0x00001080
    274. 

  274.     uint32_t resetb_set;               // 0x00001084
    275. 

  275.     uint32_t osc_32k_set;              // 0x00001088
    276. 

  276.     uint32_t pmic_ext_int_set;         // 0x0000108c
    277. 

  277.     uint32_t chip_pd_set;              // 0x00001090
    278. 

  278.     uint32_t __4244[1];                // 0x00001094
    279. 

  279.     uint32_t clk26m_pmic_set;          // 0x00001098
    280. 

  280.     uint32_t sim_1_rst_set;            // 0x0000109c
    281. 

  281.     uint32_t sim_1_dio_set;            // 0x000010a0
    282. 

  282.     uint32_t sim_1_clk_set;            // 0x000010a4
    283. 

  283.     uint32_t sim_0_rst_set;            // 0x000010a8
    284. 

  284.     uint32_t sim_0_dio_set;            // 0x000010ac
    285. 

  285.     uint32_t sim_0_clk_set;            // 0x000010b0
    286. 

  286.     uint32_t sw_clk_set;               // 0x000010b4
    287. 

  287.     uint32_t sw_dio_set;               // 0x000010b8
    288. 

  288.     uint32_t debug_host_tx_set;        // 0x000010bc
    289. 

  289.     uint32_t debug_host_rx_set;        // 0x000010c0
    290. 

  290.     uint32_t debug_host_clk_set;       // 0x000010c4
    291. 

  291.     uint32_t camera_rst_l_set;         // 0x000010c8
    292. 

  292.     uint32_t spi_camera_sck_set;       // 0x000010cc
    293. 

  293.     uint32_t spi_camera_si_1_set;      // 0x000010d0
    294. 

  294.     uint32_t spi_camera_si_0_set;      // 0x000010d4
    295. 

  295.     uint32_t camera_ref_clk_set;       // 0x000010d8
    296. 

  296.     uint32_t camera_pwdn_set;          // 0x000010dc
    297. 

  297.     uint32_t i2s_sdat_i_set;           // 0x000010e0
    298. 

  298.     uint32_t i2s1_sdat_o_set;          // 0x000010e4
    299. 

  299.     uint32_t i2s1_lrck_set;            // 0x000010e8
    300. 

  300.     uint32_t i2s1_bck_set;             // 0x000010ec
    301. 

  301.     uint32_t i2s1_mclk_set;            // 0x000010f0
    302. 

  302.     uint32_t i2c_m2_scl_set;           // 0x000010f4
    303. 

  303.     uint32_t i2c_m2_sda_set;           // 0x000010f8
    304. 

  304.     uint32_t nand_sel_set;             // 0x000010fc
    305. 

  305.     uint32_t keyout_3_set;             // 0x00001100
    306. 

  306.     uint32_t keyout_2_set;             // 0x00001104
    307. 

  307.     uint32_t keyout_1_set;             // 0x00001108
    308. 

  308.     uint32_t keyout_0_set;             // 0x0000110c
    309. 

  309.     uint32_t keyin_3_set;              // 0x00001110
    310. 

  310.     uint32_t keyin_2_set;              // 0x00001114
    311. 

  311.     uint32_t keyin_1_set;              // 0x00001118
    312. 

  312.     uint32_t keyin_0_set;              // 0x0000111c
    313. 

  313.     uint32_t lcd_rstb_set;             // 0x00001120
    314. 

  314.     uint32_t lcd_fmark_set;            // 0x00001124
    315. 

  315.     uint32_t spi_lcd_select_set;       // 0x00001128
    316. 

  316.     uint32_t spi_lcd_cs_set;           // 0x0000112c
    317. 

  317.     uint32_t spi_lcd_clk_set;          // 0x00001130
    318. 

  318.     uint32_t spi_lcd_sdc_set;          // 0x00001134
    319. 

  319.     uint32_t spi_lcd_sio_set;          // 0x00001138
    320. 

  320.     uint32_t sdmmc1_rst_set;           // 0x0000113c
    321. 

  321.     uint32_t sdmmc1_data_7_set;        // 0x00001140
    322. 

  322.     uint32_t sdmmc1_data_6_set;        // 0x00001144
    323. 

  323.     uint32_t sdmmc1_data_5_set;        // 0x00001148
    324. 

  324.     uint32_t sdmmc1_data_4_set;        // 0x0000114c
    325. 

  325.     uint32_t sdmmc1_data_3_set;        // 0x00001150
    326. 

  326.     uint32_t sdmmc1_data_2_set;        // 0x00001154
    327. 

  327.     uint32_t sdmmc1_data_1_set;        // 0x00001158
    328. 

  328.     uint32_t sdmmc1_data_0_set;        // 0x0000115c
    329. 

  329.     uint32_t sdmmc1_cmd_set;           // 0x00001160
    330. 

  330.     uint32_t sdmmc1_clk_set;           // 0x00001164
    331. 

  331.     uint32_t uart_2_rts_set;           // 0x00001168
    332. 

  332.     uint32_t uart_2_cts_set;           // 0x0000116c
    333. 

  333.     uint32_t uart_2_txd_set;           // 0x00001170
    334. 

  334.     uint32_t uart_2_rxd_set;           // 0x00001174
    335. 

  335.     uint32_t i2c_m1_sda_set;           // 0x00001178
    336. 

  336.     uint32_t i2c_m1_scl_set;           // 0x0000117c
    337. 

  337.     uint32_t gpio_23_set;              // 0x00001180
    338. 

  338.     uint32_t gpio_22_set;              // 0x00001184
    339. 

  339.     uint32_t gpio_21_set;              // 0x00001188
    340. 

  340.     uint32_t gpio_20_set;              // 0x0000118c
    341. 

  341.     uint32_t gpio_19_set;              // 0x00001190
    342. 

  342.     uint32_t gpio_18_set;              // 0x00001194
    343. 

  343.     uint32_t gpio_17_set;              // 0x00001198
    344. 

  344.     uint32_t gpio_16_set;              // 0x0000119c
    345. 

  345.     uint32_t m_spi_d_3_set;            // 0x000011a0
    346. 

  346.     uint32_t m_spi_d_2_set;            // 0x000011a4
    347. 

  347.     uint32_t m_spi_d_1_set;            // 0x000011a8
    348. 

  348.     uint32_t m_spi_d_0_set;            // 0x000011ac
    349. 

  349.     uint32_t m_spi_cs_set;             // 0x000011b0
    350. 

  350.     uint32_t m_spi_clk_set;            // 0x000011b4
    351. 

  351.     uint32_t __4536[153];              // 0x000011b8
    352. 

  352.     uint32_t pad_rfdig_gpio_7_set;     // 0x0000141c
    353. 

  353.     uint32_t pad_rfdig_gpio_6_set;     // 0x00001420
    354. 

  354.     uint32_t pad_rfdig_gpio_5_set;     // 0x00001424
    355. 

  355.     uint32_t pad_rfdig_gpio_4_set;     // 0x00001428
    356. 

  356.     uint32_t pad_rfdig_gpio_3_set;     // 0x0000142c
    357. 

  357.     uint32_t pad_rfdig_gpio_2_set;     // 0x00001430
    358. 

  358.     uint32_t pad_rfdig_gpio_1_set;     // 0x00001434
    359. 

  359.     uint32_t pad_rfdig_gpio_0_set;     // 0x00001438
    360. 

  360.     uint32_t pad_keyin_4_set;          // 0x0000143c
    361. 

  361.     uint32_t pad_keyout_5_set;         // 0x00001440
    362. 

  362.     uint32_t pad_keyin_5_set;          // 0x00001444
    363. 

  363.     uint32_t pad_keyout_4_set;         // 0x00001448
    364. 

  364.     uint32_t pad_uart_1_rts_set;       // 0x0000144c
    365. 

  365.     uint32_t pad_uart_1_txd_set;       // 0x00001450
    366. 

  366.     uint32_t pad_uart_1_rxd_set;       // 0x00001454
    367. 

  367.     uint32_t pad_uart_1_cts_set;       // 0x00001458
    368. 

  368.     uint32_t pad_gpio_0_set;           // 0x0000145c
    369. 

  369.     uint32_t pad_gpio_3_set;           // 0x00001460
    370. 

  370.     uint32_t pad_gpio_2_set;           // 0x00001464
    371. 

  371.     uint32_t pad_gpio_1_set;           // 0x00001468
    372. 

  372.     uint32_t pad_gpio_7_set;           // 0x0000146c
    373. 

  373.     uint32_t pad_gpio_6_set;           // 0x00001470
    374. 

  374.     uint32_t pad_gpio_5_set;           // 0x00001474
    375. 

  375.     uint32_t pad_gpio_4_set;           // 0x00001478
    376. 

  376.     uint32_t pad_adi_sda_set;          // 0x0000147c
    377. 

  377.     uint32_t pad_adi_scl_set;          // 0x00001480
    378. 

  378.     uint32_t pad_resetb_set;           // 0x00001484
    379. 

  379.     uint32_t pad_osc_32k_set;          // 0x00001488
    380. 

  380.     uint32_t pad_pmic_ext_int_set;     // 0x0000148c
    381. 

  381.     uint32_t pad_chip_pd_set;          // 0x00001490
    382. 

  382.     uint32_t __5268[1];                // 0x00001494
    383. 

  383.     uint32_t pad_clk26m_pmic_set;      // 0x00001498
    384. 

  384.     uint32_t pad_sim_1_rst_set;        // 0x0000149c
    385. 

  385.     uint32_t pad_sim_1_dio_set;        // 0x000014a0
    386. 

  386.     uint32_t pad_sim_1_clk_set;        // 0x000014a4
    387. 

  387.     uint32_t pad_sim_0_rst_set;        // 0x000014a8
    388. 

  388.     uint32_t pad_sim_0_dio_set;        // 0x000014ac
    389. 

  389.     uint32_t pad_sim_0_clk_set;        // 0x000014b0
    390. 

  390.     uint32_t pad_sw_clk_set;           // 0x000014b4
    391. 

  391.     uint32_t pad_sw_dio_set;           // 0x000014b8
    392. 

  392.     uint32_t pad_debug_host_tx_set;    // 0x000014bc
    393. 

  393.     uint32_t pad_debug_host_rx_set;    // 0x000014c0
    394. 

  394.     uint32_t pad_debug_host_clk_set;   // 0x000014c4
    395. 

  395.     uint32_t pad_camera_rst_l_set;     // 0x000014c8
    396. 

  396.     uint32_t pad_spi_camera_sck_set;   // 0x000014cc
    397. 

  397.     uint32_t pad_spi_camera_si_1_set;  // 0x000014d0
    398. 

  398.     uint32_t pad_spi_camera_si_0_set;  // 0x000014d4
    399. 

  399.     uint32_t pad_camera_ref_clk_set;   // 0x000014d8
    400. 

  400.     uint32_t pad_camera_pwdn_set;      // 0x000014dc
    401. 

  401.     uint32_t pad_i2s_sdat_i_set;       // 0x000014e0
    402. 

  402.     uint32_t pad_i2s1_sdat_o_set;      // 0x000014e4
    403. 

  403.     uint32_t pad_i2s1_lrck_set;        // 0x000014e8
    404. 

  404.     uint32_t pad_i2s1_bck_set;         // 0x000014ec
    405. 

  405.     uint32_t pad_i2s1_mclk_set;        // 0x000014f0
    406. 

  406.     uint32_t pad_i2c_m2_scl_set;       // 0x000014f4
    407. 

  407.     uint32_t pad_i2c_m2_sda_set;       // 0x000014f8
    408. 

  408.     uint32_t pad_nand_sel_set;         // 0x000014fc
    409. 

  409.     uint32_t pad_keyout_3_set;         // 0x00001500
    410. 

  410.     uint32_t pad_keyout_2_set;         // 0x00001504
    411. 

  411.     uint32_t pad_keyout_1_set;         // 0x00001508
    412. 

  412.     uint32_t pad_keyout_0_set;         // 0x0000150c
    413. 

  413.     uint32_t pad_keyin_3_set;          // 0x00001510
    414. 

  414.     uint32_t pad_keyin_2_set;          // 0x00001514
    415. 

  415.     uint32_t pad_keyin_1_set;          // 0x00001518
    416. 

  416.     uint32_t pad_keyin_0_set;          // 0x0000151c
    417. 

  417.     uint32_t pad_lcd_rstb_set;         // 0x00001520
    418. 

  418.     uint32_t pad_lcd_fmark_set;        // 0x00001524
    419. 

  419.     uint32_t pad_spi_lcd_select_set;   // 0x00001528
    420. 

  420.     uint32_t pad_spi_lcd_cs_set;       // 0x0000152c
    421. 

  421.     uint32_t pad_spi_lcd_clk_set;      // 0x00001530
    422. 

  422.     uint32_t pad_spi_lcd_sdc_set;      // 0x00001534
    423. 

  423.     uint32_t pad_spi_lcd_sio_set;      // 0x00001538
    424. 

  424.     uint32_t pad_sdmmc1_rst_set;       // 0x0000153c
    425. 

  425.     uint32_t pad_sdmmc1_data_7_set;    // 0x00001540
    426. 

  426.     uint32_t pad_sdmmc1_data_6_set;    // 0x00001544
    427. 

  427.     uint32_t pad_sdmmc1_data_5_set;    // 0x00001548
    428. 

  428.     uint32_t pad_sdmmc1_data_4_set;    // 0x0000154c
    429. 

  429.     uint32_t pad_sdmmc1_data_3_set;    // 0x00001550
    430. 

  430.     uint32_t pad_sdmmc1_data_2_set;    // 0x00001554
    431. 

  431.     uint32_t pad_sdmmc1_data_1_set;    // 0x00001558
    432. 

  432.     uint32_t pad_sdmmc1_data_0_set;    // 0x0000155c
    433. 

  433.     uint32_t pad_sdmmc1_cmd_set;       // 0x00001560
    434. 

  434.     uint32_t pad_sdmmc1_clk_set;       // 0x00001564
    435. 

  435.     uint32_t pad_uart_2_rts_set;       // 0x00001568
    436. 

  436.     uint32_t pad_uart_2_cts_set;       // 0x0000156c
    437. 

  437.     uint32_t pad_uart_2_txd_set;       // 0x00001570
    438. 

  438.     uint32_t pad_uart_2_rxd_set;       // 0x00001574
    439. 

  439.     uint32_t pad_i2c_m1_sda_set;       // 0x00001578
    440. 

  440.     uint32_t pad_i2c_m1_scl_set;       // 0x0000157c
    441. 

  441.     uint32_t pad_gpio_23_set;          // 0x00001580
    442. 

  442.     uint32_t pad_gpio_22_set;          // 0x00001584
    443. 

  443.     uint32_t pad_gpio_21_set;          // 0x00001588
    444. 

  444.     uint32_t pad_gpio_20_set;          // 0x0000158c
    445. 

  445.     uint32_t pad_gpio_19_set;          // 0x00001590
    446. 

  446.     uint32_t pad_gpio_18_set;          // 0x00001594
    447. 

  447.     uint32_t pad_gpio_17_set;          // 0x00001598
    448. 

  448.     uint32_t pad_gpio_16_set;          // 0x0000159c
    449. 

  449.     uint32_t pad_m_spi_d_3_set;        // 0x000015a0
    450. 

  450.     uint32_t pad_m_spi_d_2_set;        // 0x000015a4
    451. 

  451.     uint32_t pad_m_spi_d_1_set;        // 0x000015a8
    452. 

  452.     uint32_t pad_m_spi_d_0_set;        // 0x000015ac
    453. 

  453.     uint32_t pad_m_spi_cs_set;         // 0x000015b0
    454. 

  454.     uint32_t pad_m_spi_clk_set;        // 0x000015b4
    455. 

  455.     uint32_t __5560[658];              // 0x000015b8
    456. 

  456.     uint32_t pwr_pad_ctl_reserved_clr; // 0x00002000
    457. 

  457.     uint32_t pin_ctrl_reg0_clr;        // 0x00002004
    458. 

  458.     uint32_t pin_ctrl_reg1_clr;        // 0x00002008
    459. 

  459.     uint32_t pin_ctrl_reg2_clr;        // 0x0000200c
    460. 

  460.     uint32_t pin_ctrl_reg3_clr;        // 0x00002010
    461. 

  461.     uint32_t pin_ctrl_reg4_clr;        // 0x00002014
    462. 

  462.     uint32_t pin_ctrl_reg5_clr;        // 0x00002018
    463. 

  463.     uint32_t rfdig_gpio_7_clr;         // 0x0000201c
    464. 

  464.     uint32_t rfdig_gpio_6_clr;         // 0x00002020
    465. 

  465.     uint32_t rfdig_gpio_5_clr;         // 0x00002024
    466. 

  466.     uint32_t rfdig_gpio_4_clr;         // 0x00002028
    467. 

  467.     uint32_t rfdig_gpio_3_clr;         // 0x0000202c
    468. 

  468.     uint32_t rfdig_gpio_2_clr;         // 0x00002030
    469. 

  469.     uint32_t rfdig_gpio_1_clr;         // 0x00002034
    470. 

  470.     uint32_t rfdig_gpio_0_clr;         // 0x00002038
    471. 

  471.     uint32_t keyin_4_clr;              // 0x0000203c
    472. 

  472.     uint32_t keyout_5_clr;             // 0x00002040
    473. 

  473.     uint32_t keyin_5_clr;              // 0x00002044
    474. 

  474.     uint32_t keyout_4_clr;             // 0x00002048
    475. 

  475.     uint32_t uart_1_rts_clr;           // 0x0000204c
    476. 

  476.     uint32_t uart_1_txd_clr;           // 0x00002050
    477. 

  477.     uint32_t uart_1_rxd_clr;           // 0x00002054
    478. 

  478.     uint32_t uart_1_cts_clr;           // 0x00002058
    479. 

  479.     uint32_t gpio_0_clr;               // 0x0000205c
    480. 

  480.     uint32_t gpio_3_clr;               // 0x00002060
    481. 

  481.     uint32_t gpio_2_clr;               // 0x00002064
    482. 

  482.     uint32_t gpio_1_clr;               // 0x00002068
    483. 

  483.     uint32_t gpio_7_clr;               // 0x0000206c
    484. 

  484.     uint32_t gpio_6_clr;               // 0x00002070
    485. 

  485.     uint32_t gpio_5_clr;               // 0x00002074
    486. 

  486.     uint32_t gpio_4_clr;               // 0x00002078
    487. 

  487.     uint32_t adi_sda_clr;              // 0x0000207c
    488. 

  488.     uint32_t adi_scl_clr;              // 0x00002080
    489. 

  489.     uint32_t resetb_clr;               // 0x00002084
    490. 

  490.     uint32_t osc_32k_clr;              // 0x00002088
    491. 

  491.     uint32_t pmic_ext_int_clr;         // 0x0000208c
    492. 

  492.     uint32_t chip_pd_clr;              // 0x00002090
    493. 

  493.     uint32_t __8340[1];                // 0x00002094
    494. 

  494.     uint32_t clk26m_pmic_clr;          // 0x00002098
    495. 

  495.     uint32_t sim_1_rst_clr;            // 0x0000209c
    496. 

  496.     uint32_t sim_1_dio_clr;            // 0x000020a0
    497. 

  497.     uint32_t sim_1_clk_clr;            // 0x000020a4
    498. 

  498.     uint32_t sim_0_rst_clr;            // 0x000020a8
    499. 

  499.     uint32_t sim_0_dio_clr;            // 0x000020ac
    500. 

  500.     uint32_t sim_0_clk_clr;            // 0x000020b0
    501. 

  501.     uint32_t sw_clk_clr;               // 0x000020b4
    502. 

  502.     uint32_t sw_dio_clr;               // 0x000020b8
    503. 

  503.     uint32_t debug_host_tx_clr;        // 0x000020bc
    504. 

  504.     uint32_t debug_host_rx_clr;        // 0x000020c0
    505. 

  505.     uint32_t debug_host_clk_clr;       // 0x000020c4
    506. 

  506.     uint32_t camera_rst_l_clr;         // 0x000020c8
    507. 

  507.     uint32_t spi_camera_sck_clr;       // 0x000020cc
    508. 

  508.     uint32_t spi_camera_si_1_clr;      // 0x000020d0
    509. 

  509.     uint32_t spi_camera_si_0_clr;      // 0x000020d4
    510. 

  510.     uint32_t camera_ref_clk_clr;       // 0x000020d8
    511. 

  511.     uint32_t camera_pwdn_clr;          // 0x000020dc
    512. 

  512.     uint32_t i2s_sdat_i_clr;           // 0x000020e0
    513. 

  513.     uint32_t i2s1_sdat_o_clr;          // 0x000020e4
    514. 

  514.     uint32_t i2s1_lrck_clr;            // 0x000020e8
    515. 

  515.     uint32_t i2s1_bck_clr;             // 0x000020ec
    516. 

  516.     uint32_t i2s1_mclk_clr;            // 0x000020f0
    517. 

  517.     uint32_t i2c_m2_scl_clr;           // 0x000020f4
    518. 

  518.     uint32_t i2c_m2_sda_clr;           // 0x000020f8
    519. 

  519.     uint32_t nand_sel_clr;             // 0x000020fc
    520. 

  520.     uint32_t keyout_3_clr;             // 0x00002100
    521. 

  521.     uint32_t keyout_2_clr;             // 0x00002104
    522. 

  522.     uint32_t keyout_1_clr;             // 0x00002108
    523. 

  523.     uint32_t keyout_0_clr;             // 0x0000210c
    524. 

  524.     uint32_t keyin_3_clr;              // 0x00002110
    525. 

  525.     uint32_t keyin_2_clr;              // 0x00002114
    526. 

  526.     uint32_t keyin_1_clr;              // 0x00002118
    527. 

  527.     uint32_t keyin_0_clr;              // 0x0000211c
    528. 

  528.     uint32_t lcd_rstb_clr;             // 0x00002120
    529. 

  529.     uint32_t lcd_fmark_clr;            // 0x00002124
    530. 

  530.     uint32_t spi_lcd_select_clr;       // 0x00002128
    531. 

  531.     uint32_t spi_lcd_cs_clr;           // 0x0000212c
    532. 

  532.     uint32_t spi_lcd_clk_clr;          // 0x00002130
    533. 

  533.     uint32_t spi_lcd_sdc_clr;          // 0x00002134
    534. 

  534.     uint32_t spi_lcd_sio_clr;          // 0x00002138
    535. 

  535.     uint32_t sdmmc1_rst_clr;           // 0x0000213c
    536. 

  536.     uint32_t sdmmc1_data_7_clr;        // 0x00002140
    537. 

  537.     uint32_t sdmmc1_data_6_clr;        // 0x00002144
    538. 

  538.     uint32_t sdmmc1_data_5_clr;        // 0x00002148
    539. 

  539.     uint32_t sdmmc1_data_4_clr;        // 0x0000214c
    540. 

  540.     uint32_t sdmmc1_data_3_clr;        // 0x00002150
    541. 

  541.     uint32_t sdmmc1_data_2_clr;        // 0x00002154
    542. 

  542.     uint32_t sdmmc1_data_1_clr;        // 0x00002158
    543. 

  543.     uint32_t sdmmc1_data_0_clr;        // 0x0000215c
    544. 

  544.     uint32_t sdmmc1_cmd_clr;           // 0x00002160
    545. 

  545.     uint32_t sdmmc1_clk_clr;           // 0x00002164
    546. 

  546.     uint32_t uart_2_rts_clr;           // 0x00002168
    547. 

  547.     uint32_t uart_2_cts_clr;           // 0x0000216c
    548. 

  548.     uint32_t uart_2_txd_clr;           // 0x00002170
    549. 

  549.     uint32_t uart_2_rxd_clr;           // 0x00002174
    550. 

  550.     uint32_t i2c_m1_sda_clr;           // 0x00002178
    551. 

  551.     uint32_t i2c_m1_scl_clr;           // 0x0000217c
    552. 

  552.     uint32_t gpio_23_clr;              // 0x00002180
    553. 

  553.     uint32_t gpio_22_clr;              // 0x00002184
    554. 

  554.     uint32_t gpio_21_clr;              // 0x00002188
    555. 

  555.     uint32_t gpio_20_clr;              // 0x0000218c
    556. 

  556.     uint32_t gpio_19_clr;              // 0x00002190
    557. 

  557.     uint32_t gpio_18_clr;              // 0x00002194
    558. 

  558.     uint32_t gpio_17_clr;              // 0x00002198
    559. 

  559.     uint32_t gpio_16_clr;              // 0x0000219c
    560. 

  560.     uint32_t m_spi_d_3_clr;            // 0x000021a0
    561. 

  561.     uint32_t m_spi_d_2_clr;            // 0x000021a4
    562. 

  562.     uint32_t m_spi_d_1_clr;            // 0x000021a8
    563. 

  563.     uint32_t m_spi_d_0_clr;            // 0x000021ac
    564. 

  564.     uint32_t m_spi_cs_clr;             // 0x000021b0
    565. 

  565.     uint32_t m_spi_clk_clr;            // 0x000021b4
    566. 

  566.     uint32_t __8632[153];              // 0x000021b8
    567. 

  567.     uint32_t pad_rfdig_gpio_7_clr;     // 0x0000241c
    568. 

  568.     uint32_t pad_rfdig_gpio_6_clr;     // 0x00002420
    569. 

  569.     uint32_t pad_rfdig_gpio_5_clr;     // 0x00002424
    570. 

  570.     uint32_t pad_rfdig_gpio_4_clr;     // 0x00002428
    571. 

  571.     uint32_t pad_rfdig_gpio_3_clr;     // 0x0000242c
    572. 

  572.     uint32_t pad_rfdig_gpio_2_clr;     // 0x00002430
    573. 

  573.     uint32_t pad_rfdig_gpio_1_clr;     // 0x00002434
    574. 

  574.     uint32_t pad_rfdig_gpio_0_clr;     // 0x00002438
    575. 

  575.     uint32_t pad_keyin_4_clr;          // 0x0000243c
    576. 

  576.     uint32_t pad_keyout_5_clr;         // 0x00002440
    577. 

  577.     uint32_t pad_keyin_5_clr;          // 0x00002444
    578. 

  578.     uint32_t pad_keyout_4_clr;         // 0x00002448
    579. 

  579.     uint32_t pad_uart_1_rts_clr;       // 0x0000244c
    580. 

  580.     uint32_t pad_uart_1_txd_clr;       // 0x00002450
    581. 

  581.     uint32_t pad_uart_1_rxd_clr;       // 0x00002454
    582. 

  582.     uint32_t pad_uart_1_cts_clr;       // 0x00002458
    583. 

  583.     uint32_t pad_gpio_0_clr;           // 0x0000245c
    584. 

  584.     uint32_t pad_gpio_3_clr;           // 0x00002460
    585. 

  585.     uint32_t pad_gpio_2_clr;           // 0x00002464
    586. 

  586.     uint32_t pad_gpio_1_clr;           // 0x00002468
    587. 

  587.     uint32_t pad_gpio_7_clr;           // 0x0000246c
    588. 

  588.     uint32_t pad_gpio_6_clr;           // 0x00002470
    589. 

  589.     uint32_t pad_gpio_5_clr;           // 0x00002474
    590. 

  590.     uint32_t pad_gpio_4_clr;           // 0x00002478
    591. 

  591.     uint32_t pad_adi_sda_clr;          // 0x0000247c
    592. 

  592.     uint32_t pad_adi_scl_clr;          // 0x00002480
    593. 

  593.     uint32_t pad_resetb_clr;           // 0x00002484
    594. 

  594.     uint32_t pad_osc_32k_clr;          // 0x00002488
    595. 

  595.     uint32_t pad_pmic_ext_int_clr;     // 0x0000248c
    596. 

  596.     uint32_t pad_chip_pd_clr;          // 0x00002490
    597. 

  597.     uint32_t __9364[1];                // 0x00002494
    598. 

  598.     uint32_t pad_clk26m_pmic_clr;      // 0x00002498
    599. 

  599.     uint32_t pad_sim_1_rst_clr;        // 0x0000249c
    600. 

  600.     uint32_t pad_sim_1_dio_clr;        // 0x000024a0
    601. 

  601.     uint32_t pad_sim_1_clk_clr;        // 0x000024a4
    602. 

  602.     uint32_t pad_sim_0_rst_clr;        // 0x000024a8
    603. 

  603.     uint32_t pad_sim_0_dio_clr;        // 0x000024ac
    604. 

  604.     uint32_t pad_sim_0_clk_clr;        // 0x000024b0
    605. 

  605.     uint32_t pad_sw_clk_clr;           // 0x000024b4
    606. 

  606.     uint32_t pad_sw_dio_clr;           // 0x000024b8
    607. 

  607.     uint32_t pad_debug_host_tx_clr;    // 0x000024bc
    608. 

  608.     uint32_t pad_debug_host_rx_clr;    // 0x000024c0
    609. 

  609.     uint32_t pad_debug_host_clk_clr;   // 0x000024c4
    610. 

  610.     uint32_t pad_camera_rst_l_clr;     // 0x000024c8
    611. 

  611.     uint32_t pad_spi_camera_sck_clr;   // 0x000024cc
    612. 

  612.     uint32_t pad_spi_camera_si_1_clr;  // 0x000024d0
    613. 

  613.     uint32_t pad_spi_camera_si_0_clr;  // 0x000024d4
    614. 

  614.     uint32_t pad_camera_ref_clk_clr;   // 0x000024d8
    615. 

  615.     uint32_t pad_camera_pwdn_clr;      // 0x000024dc
    616. 

  616.     uint32_t pad_i2s_sdat_i_clr;       // 0x000024e0
    617. 

  617.     uint32_t pad_i2s1_sdat_o_clr;      // 0x000024e4
    618. 

  618.     uint32_t pad_i2s1_lrck_clr;        // 0x000024e8
    619. 

  619.     uint32_t pad_i2s1_bck_clr;         // 0x000024ec
    620. 

  620.     uint32_t pad_i2s1_mclk_clr;        // 0x000024f0
    621. 

  621.     uint32_t pad_i2c_m2_scl_clr;       // 0x000024f4
    622. 

  622.     uint32_t pad_i2c_m2_sda_clr;       // 0x000024f8
    623. 

  623.     uint32_t pad_nand_sel_clr;         // 0x000024fc
    624. 

  624.     uint32_t pad_keyout_3_clr;         // 0x00002500
    625. 

  625.     uint32_t pad_keyout_2_clr;         // 0x00002504
    626. 

  626.     uint32_t pad_keyout_1_clr;         // 0x00002508
    627. 

  627.     uint32_t pad_keyout_0_clr;         // 0x0000250c
    628. 

  628.     uint32_t pad_keyin_3_clr;          // 0x00002510
    629. 

  629.     uint32_t pad_keyin_2_clr;          // 0x00002514
    630. 

  630.     uint32_t pad_keyin_1_clr;          // 0x00002518
    631. 

  631.     uint32_t pad_keyin_0_clr;          // 0x0000251c
    632. 

  632.     uint32_t pad_lcd_rstb_clr;         // 0x00002520
    633. 

  633.     uint32_t pad_lcd_fmark_clr;        // 0x00002524
    634. 

  634.     uint32_t pad_spi_lcd_select_clr;   // 0x00002528
    635. 

  635.     uint32_t pad_spi_lcd_cs_clr;       // 0x0000252c
    636. 

  636.     uint32_t pad_spi_lcd_clk_clr;      // 0x00002530
    637. 

  637.     uint32_t pad_spi_lcd_sdc_clr;      // 0x00002534
    638. 

  638.     uint32_t pad_spi_lcd_sio_clr;      // 0x00002538
    639. 

  639.     uint32_t pad_sdmmc1_rst_clr;       // 0x0000253c
    640. 

  640.     uint32_t pad_sdmmc1_data_7_clr;    // 0x00002540
    641. 

  641.     uint32_t pad_sdmmc1_data_6_clr;    // 0x00002544
    642. 

  642.     uint32_t pad_sdmmc1_data_5_clr;    // 0x00002548
    643. 

  643.     uint32_t pad_sdmmc1_data_4_clr;    // 0x0000254c
    644. 

  644.     uint32_t pad_sdmmc1_data_3_clr;    // 0x00002550
    645. 

  645.     uint32_t pad_sdmmc1_data_2_clr;    // 0x00002554
    646. 

  646.     uint32_t pad_sdmmc1_data_1_clr;    // 0x00002558
    647. 

  647.     uint32_t pad_sdmmc1_data_0_clr;    // 0x0000255c
    648. 

  648.     uint32_t pad_sdmmc1_cmd_clr;       // 0x00002560
    649. 

  649.     uint32_t pad_sdmmc1_clk_clr;       // 0x00002564
    650. 

  650.     uint32_t pad_uart_2_rts_clr;       // 0x00002568
    651. 

  651.     uint32_t pad_uart_2_cts_clr;       // 0x0000256c
    652. 

  652.     uint32_t pad_uart_2_txd_clr;       // 0x00002570
    653. 

  653.     uint32_t pad_uart_2_rxd_clr;       // 0x00002574
    654. 

  654.     uint32_t pad_i2c_m1_sda_clr;       // 0x00002578
    655. 

  655.     uint32_t pad_i2c_m1_scl_clr;       // 0x0000257c
    656. 

  656.     uint32_t pad_gpio_23_clr;          // 0x00002580
    657. 

  657.     uint32_t pad_gpio_22_clr;          // 0x00002584
    658. 

  658.     uint32_t pad_gpio_21_clr;          // 0x00002588
    659. 

  659.     uint32_t pad_gpio_20_clr;          // 0x0000258c
    660. 

  660.     uint32_t pad_gpio_19_clr;          // 0x00002590
    661. 

  661.     uint32_t pad_gpio_18_clr;          // 0x00002594
    662. 

  662.     uint32_t pad_gpio_17_clr;          // 0x00002598
    663. 

  663.     uint32_t pad_gpio_16_clr;          // 0x0000259c
    664. 

  664.     uint32_t pad_m_spi_d_3_clr;        // 0x000025a0
    665. 

  665.     uint32_t pad_m_spi_d_2_clr;        // 0x000025a4
    666. 

  666.     uint32_t pad_m_spi_d_1_clr;        // 0x000025a8
    667. 

  667.     uint32_t pad_m_spi_d_0_clr;        // 0x000025ac
    668. 

  668.     uint32_t pad_m_spi_cs_clr;         // 0x000025b0
    669. 

  669.     uint32_t pad_m_spi_clk_clr;        // 0x000025b4
    670. 

  670. } HWP_IOMUX_T;
    671. 

  671. 

  672. #define hwp_iomux ((HWP_IOMUX_T *)REG_ACCESS_ADDRESS(REG_IOMUX_BASE))
    673. 

  673. 

  674. // pwr_pad_ctl
    675. 

  675. typedef union {
    676. 

  676.     uint32_t v;
    677. 

  677.     struct
    678. 

  678.     {
    679. 

  679.         uint32_t pwrreg_msen_lpvddio_18_33 : 1;   // [0]
    680. 

  680.         uint32_t pwrreg_msout_lpvddio_18_33 : 1;  // [1], read only
    681. 

  681.         uint32_t pwrreg_ms_lpvddio_18_33 : 1;     // [2]
    682. 

  682.         uint32_t pwrreg_msen_vlpvddio1833_1 : 1;  // [3]
    683. 

  683.         uint32_t pwrreg_msout_vlpvddio1833_1 : 1; // [4], read only
    684. 

  684.         uint32_t pwrreg_ms_vlpvddio1833_1 : 1;    // [5]
    685. 

  685.         uint32_t pwrreg_msen_vsim1 : 1;           // [6]
    686. 

  686.         uint32_t pwrreg_msout_vsim1 : 1;          // [7], read only
    687. 

  687.         uint32_t pwrreg_ms_vsim1 : 1;             // [8]
    688. 

  688.         uint32_t pwrreg_msen_vsim0 : 1;           // [9]
    689. 

  689.         uint32_t pwrreg_msout_vsim0 : 1;          // [10], read only
    690. 

  690.         uint32_t pwrreg_ms_vsim0 : 1;             // [11]
    691. 

  691.         uint32_t pwrreg_msen_vddio_18_33 : 1;     // [12]
    692. 

  692.         uint32_t pwrreg_msout_vddio_18_33 : 1;    // [13], read only
    693. 

  693.         uint32_t pwrreg_ms_vddio_18_33 : 1;       // [14]
    694. 

  694.         uint32_t pwrreg_msen_v_lcd_18_33 : 1;     // [15]
    695. 

  695.         uint32_t pwrreg_msout_v_lcd_18_33 : 1;    // [16], read only
    696. 

  696.         uint32_t pwrreg_ms_v_lcd_18_33 : 1;       // [17]
    697. 

  697.         uint32_t pwrreg_msen_v_mmc_18_30 : 1;     // [18]
    698. 

  698.         uint32_t pwrreg_msout_v_mmc_18_30 : 1;    // [19], read only
    699. 

  699.         uint32_t pwrreg_ms_v_mmc_18_30 : 1;       // [20]
    700. 

  700.         uint32_t __31_21 : 11;                    // [31:21]
    701. 

  701.     } b;
    702. 

  702. } REG_IOMUX_PWR_PAD_CTL_T;
    703. 

  703. 

  704. // rfdig_gpio_7
    705. 

  705. typedef union {
    706. 

  706.     uint32_t v;
    707. 

  707.     struct
    708. 

  708.     {
    709. 

  709.         uint32_t __1_0 : 2;    // [1:0]
    710. 

  710.         uint32_t func_sel : 4; // [5:2]
    711. 

  711.         uint32_t __31_6 : 26;  // [31:6]
    712. 

  712.     } b;
    713. 

  713. } REG_IOMUX_RFDIG_GPIO_7_T;
    714. 

  714. 

  715. // rfdig_gpio_6
    716. 

  716. typedef union {
    717. 

  717.     uint32_t v;
    718. 

  718.     struct
    719. 

  719.     {
    720. 

  720.         uint32_t __1_0 : 2;    // [1:0]
    721. 

  721.         uint32_t func_sel : 4; // [5:2]
    722. 

  722.         uint32_t __31_6 : 26;  // [31:6]
    723. 

  723.     } b;
    724. 

  724. } REG_IOMUX_RFDIG_GPIO_6_T;
    725. 

  725. 

  726. // rfdig_gpio_5
    727. 

  727. typedef union {
    728. 

  728.     uint32_t v;
    729. 

  729.     struct
    730. 

  730.     {
    731. 

  731.         uint32_t __1_0 : 2;    // [1:0]
    732. 

  732.         uint32_t func_sel : 4; // [5:2]
    733. 

  733.         uint32_t __31_6 : 26;  // [31:6]
    734. 

  734.     } b;
    735. 

  735. } REG_IOMUX_RFDIG_GPIO_5_T;
    736. 

  736. 

  737. // rfdig_gpio_4
    738. 

  738. typedef union {
    739. 

  739.     uint32_t v;
    740. 

  740.     struct
    741. 

  741.     {
    742. 

  742.         uint32_t __1_0 : 2;    // [1:0]
    743. 

  743.         uint32_t func_sel : 4; // [5:2]
    744. 

  744.         uint32_t __31_6 : 26;  // [31:6]
    745. 

  745.     } b;
    746. 

  746. } REG_IOMUX_RFDIG_GPIO_4_T;
    747. 

  747. 

  748. // rfdig_gpio_3
    749. 

  749. typedef union {
    750. 

  750.     uint32_t v;
    751. 

  751.     struct
    752. 

  752.     {
    753. 

  753.         uint32_t __1_0 : 2;    // [1:0]
    754. 

  754.         uint32_t func_sel : 4; // [5:2]
    755. 

  755.         uint32_t __31_6 : 26;  // [31:6]
    756. 

  756.     } b;
    757. 

  757. } REG_IOMUX_RFDIG_GPIO_3_T;
    758. 

  758. 

  759. // rfdig_gpio_2
    760. 

  760. typedef union {
    761. 

  761.     uint32_t v;
    762. 

  762.     struct
    763. 

  763.     {
    764. 

  764.         uint32_t __1_0 : 2;    // [1:0]
    765. 

  765.         uint32_t func_sel : 4; // [5:2]
    766. 

  766.         uint32_t __31_6 : 26;  // [31:6]
    767. 

  767.     } b;
    768. 

  768. } REG_IOMUX_RFDIG_GPIO_2_T;
    769. 

  769. 

  770. // rfdig_gpio_1
    771. 

  771. typedef union {
    772. 

  772.     uint32_t v;
    773. 

  773.     struct
    774. 

  774.     {
    775. 

  775.         uint32_t __1_0 : 2;    // [1:0]
    776. 

  776.         uint32_t func_sel : 4; // [5:2]
    777. 

  777.         uint32_t __31_6 : 26;  // [31:6]
    778. 

  778.     } b;
    779. 

  779. } REG_IOMUX_RFDIG_GPIO_1_T;
    780. 

  780. 

  781. // rfdig_gpio_0
    782. 

  782. typedef union {
    783. 

  783.     uint32_t v;
    784. 

  784.     struct
    785. 

  785.     {
    786. 

  786.         uint32_t __1_0 : 2;    // [1:0]
    787. 

  787.         uint32_t func_sel : 4; // [5:2]
    788. 

  788.         uint32_t __31_6 : 26;  // [31:6]
    789. 

  789.     } b;
    790. 

  790. } REG_IOMUX_RFDIG_GPIO_0_T;
    791. 

  791. 

  792. // keyin_4
    793. 

  793. typedef union {
    794. 

  794.     uint32_t v;
    795. 

  795.     struct
    796. 

  796.     {
    797. 

  797.         uint32_t __1_0 : 2;    // [1:0]
    798. 

  798.         uint32_t func_sel : 4; // [5:2]
    799. 

  799.         uint32_t __31_6 : 26;  // [31:6]
    800. 

  800.     } b;
    801. 

  801. } REG_IOMUX_KEYIN_4_T;
    802. 

  802. 

  803. // keyout_5
    804. 

  804. typedef union {
    805. 

  805.     uint32_t v;
    806. 

  806.     struct
    807. 

  807.     {
    808. 

  808.         uint32_t __1_0 : 2;    // [1:0]
    809. 

  809.         uint32_t func_sel : 4; // [5:2]
    810. 

  810.         uint32_t __31_6 : 26;  // [31:6]
    811. 

  811.     } b;
    812. 

  812. } REG_IOMUX_KEYOUT_5_T;
    813. 

  813. 

  814. // keyin_5
    815. 

  815. typedef union {
    816. 

  816.     uint32_t v;
    817. 

  817.     struct
    818. 

  818.     {
    819. 

  819.         uint32_t __1_0 : 2;    // [1:0]
    820. 

  820.         uint32_t func_sel : 4; // [5:2]
    821. 

  821.         uint32_t __31_6 : 26;  // [31:6]
    822. 

  822.     } b;
    823. 

  823. } REG_IOMUX_KEYIN_5_T;
    824. 

  824. 

  825. // keyout_4
    826. 

  826. typedef union {
    827. 

  827.     uint32_t v;
    828. 

  828.     struct
    829. 

  829.     {
    830. 

  830.         uint32_t __1_0 : 2;    // [1:0]
    831. 

  831.         uint32_t func_sel : 4; // [5:2]
    832. 

  832.         uint32_t __31_6 : 26;  // [31:6]
    833. 

  833.     } b;
    834. 

  834. } REG_IOMUX_KEYOUT_4_T;
    835. 

  835. 

  836. // uart_1_rts
    837. 

  837. typedef union {
    838. 

  838.     uint32_t v;
    839. 

  839.     struct
    840. 

  840.     {
    841. 

  841.         uint32_t __1_0 : 2;    // [1:0]
    842. 

  842.         uint32_t func_sel : 4; // [5:2]
    843. 

  843.         uint32_t __31_6 : 26;  // [31:6]
    844. 

  844.     } b;
    845. 

  845. } REG_IOMUX_UART_1_RTS_T;
    846. 

  846. 

  847. // uart_1_txd
    848. 

  848. typedef union {
    849. 

  849.     uint32_t v;
    850. 

  850.     struct
    851. 

  851.     {
    852. 

  852.         uint32_t __1_0 : 2;    // [1:0]
    853. 

  853.         uint32_t func_sel : 4; // [5:2]
    854. 

  854.         uint32_t __31_6 : 26;  // [31:6]
    855. 

  855.     } b;
    856. 

  856. } REG_IOMUX_UART_1_TXD_T;
    857. 

  857. 

  858. // uart_1_rxd
    859. 

  859. typedef union {
    860. 

  860.     uint32_t v;
    861. 

  861.     struct
    862. 

  862.     {
    863. 

  863.         uint32_t __1_0 : 2;    // [1:0]
    864. 

  864.         uint32_t func_sel : 4; // [5:2]
    865. 

  865.         uint32_t __31_6 : 26;  // [31:6]
    866. 

  866.     } b;
    867. 

  867. } REG_IOMUX_UART_1_RXD_T;
    868. 

  868. 

  869. // uart_1_cts
    870. 

  870. typedef union {
    871. 

  871.     uint32_t v;
    872. 

  872.     struct
    873. 

  873.     {
    874. 

  874.         uint32_t __1_0 : 2;    // [1:0]
    875. 

  875.         uint32_t func_sel : 4; // [5:2]
    876. 

  876.         uint32_t __31_6 : 26;  // [31:6]
    877. 

  877.     } b;
    878. 

  878. } REG_IOMUX_UART_1_CTS_T;
    879. 

  879. 

  880. // gpio_0
    881. 

  881. typedef union {
    882. 

  882.     uint32_t v;
    883. 

  883.     struct
    884. 

  884.     {
    885. 

  885.         uint32_t __1_0 : 2;    // [1:0]
    886. 

  886.         uint32_t func_sel : 4; // [5:2]
    887. 

  887.         uint32_t __31_6 : 26;  // [31:6]
    888. 

  888.     } b;
    889. 

  889. } REG_IOMUX_GPIO_0_T;
    890. 

  890. 

  891. // gpio_3
    892. 

  892. typedef union {
    893. 

  893.     uint32_t v;
    894. 

  894.     struct
    895. 

  895.     {
    896. 

  896.         uint32_t __1_0 : 2;    // [1:0]
    897. 

  897.         uint32_t func_sel : 4; // [5:2]
    898. 

  898.         uint32_t __31_6 : 26;  // [31:6]
    899. 

  899.     } b;
    900. 

  900. } REG_IOMUX_GPIO_3_T;
    901. 

  901. 

  902. // gpio_2
    903. 

  903. typedef union {
    904. 

  904.     uint32_t v;
    905. 

  905.     struct
    906. 

  906.     {
    907. 

  907.         uint32_t __1_0 : 2;    // [1:0]
    908. 

  908.         uint32_t func_sel : 4; // [5:2]
    909. 

  909.         uint32_t __31_6 : 26;  // [31:6]
    910. 

  910.     } b;
    911. 

  911. } REG_IOMUX_GPIO_2_T;
    912. 

  912. 

  913. // gpio_1
    914. 

  914. typedef union {
    915. 

  915.     uint32_t v;
    916. 

  916.     struct
    917. 

  917.     {
    918. 

  918.         uint32_t __1_0 : 2;    // [1:0]
    919. 

  919.         uint32_t func_sel : 4; // [5:2]
    920. 

  920.         uint32_t __31_6 : 26;  // [31:6]
    921. 

  921.     } b;
    922. 

  922. } REG_IOMUX_GPIO_1_T;
    923. 

  923. 

  924. // gpio_7
    925. 

  925. typedef union {
    926. 

  926.     uint32_t v;
    927. 

  927.     struct
    928. 

  928.     {
    929. 

  929.         uint32_t __1_0 : 2;    // [1:0]
    930. 

  930.         uint32_t func_sel : 4; // [5:2]
    931. 

  931.         uint32_t __31_6 : 26;  // [31:6]
    932. 

  932.     } b;
    933. 

  933. } REG_IOMUX_GPIO_7_T;
    934. 

  934. 

  935. // gpio_6
    936. 

  936. typedef union {
    937. 

  937.     uint32_t v;
    938. 

  938.     struct
    939. 

  939.     {
    940. 

  940.         uint32_t __1_0 : 2;    // [1:0]
    941. 

  941.         uint32_t func_sel : 4; // [5:2]
    942. 

  942.         uint32_t __31_6 : 26;  // [31:6]
    943. 

  943.     } b;
    944. 

  944. } REG_IOMUX_GPIO_6_T;
    945. 

  945. 

  946. // gpio_5
    947. 

  947. typedef union {
    948. 

  948.     uint32_t v;
    949. 

  949.     struct
    950. 

  950.     {
    951. 

  951.         uint32_t __1_0 : 2;    // [1:0]
    952. 

  952.         uint32_t func_sel : 4; // [5:2]
    953. 

  953.         uint32_t __31_6 : 26;  // [31:6]
    954. 

  954.     } b;
    955. 

  955. } REG_IOMUX_GPIO_5_T;
    956. 

  956. 

  957. // gpio_4
    958. 

  958. typedef union {
    959. 

  959.     uint32_t v;
    960. 

  960.     struct
    961. 

  961.     {
    962. 

  962.         uint32_t __1_0 : 2;    // [1:0]
    963. 

  963.         uint32_t func_sel : 4; // [5:2]
    964. 

  964.         uint32_t __31_6 : 26;  // [31:6]
    965. 

  965.     } b;
    966. 

  966. } REG_IOMUX_GPIO_4_T;
    967. 

  967. 

  968. // adi_sda
    969. 

  969. typedef union {
    970. 

  970.     uint32_t v;
    971. 

  971.     struct
    972. 

  972.     {
    973. 

  973.         uint32_t __1_0 : 2;    // [1:0]
    974. 

  974.         uint32_t func_sel : 4; // [5:2]
    975. 

  975.         uint32_t __31_6 : 26;  // [31:6]
    976. 

  976.     } b;
    977. 

  977. } REG_IOMUX_ADI_SDA_T;
    978. 

  978. 

  979. // adi_scl
    980. 

  980. typedef union {
    981. 

  981.     uint32_t v;
    982. 

  982.     struct
    983. 

  983.     {
    984. 

  984.         uint32_t __1_0 : 2;    // [1:0]
    985. 

  985.         uint32_t func_sel : 4; // [5:2]
    986. 

  986.         uint32_t __31_6 : 26;  // [31:6]
    987. 

  987.     } b;
    988. 

  988. } REG_IOMUX_ADI_SCL_T;
    989. 

  989. 

  990. // resetb
    991. 

  991. typedef union {
    992. 

  992.     uint32_t v;
    993. 

  993.     struct
    994. 

  994.     {
    995. 

  995.         uint32_t __1_0 : 2;    // [1:0]
    996. 

  996.         uint32_t func_sel : 4; // [5:2]
    997. 

  997.         uint32_t __31_6 : 26;  // [31:6]
    998. 

  998.     } b;
    999. 

  999. } REG_IOMUX_RESETB_T;
    1000. 

  1000. 

  1001. // osc_32k
    1002. 

  1002. typedef union {
    1003. 

  1003.     uint32_t v;
    1004. 

  1004.     struct
    1005. 

  1005.     {
    1006. 

  1006.         uint32_t __1_0 : 2;    // [1:0]
    1007. 

  1007.         uint32_t func_sel : 4; // [5:2]
    1008. 

  1008.         uint32_t __31_6 : 26;  // [31:6]
    1009. 

  1009.     } b;
    1010. 

  1010. } REG_IOMUX_OSC_32K_T;
    1011. 

  1011. 

  1012. // pmic_ext_int
    1013. 

  1013. typedef union {
    1014. 

  1014.     uint32_t v;
    1015. 

  1015.     struct
    1016. 

  1016.     {
    1017. 

  1017.         uint32_t __1_0 : 2;    // [1:0]
    1018. 

  1018.         uint32_t func_sel : 4; // [5:2]
    1019. 

  1019.         uint32_t __31_6 : 26;  // [31:6]
    1020. 

  1020.     } b;
    1021. 

  1021. } REG_IOMUX_PMIC_EXT_INT_T;
    1022. 

  1022. 

  1023. // chip_pd
    1024. 

  1024. typedef union {
    1025. 

  1025.     uint32_t v;
    1026. 

  1026.     struct
    1027. 

  1027.     {
    1028. 

  1028.         uint32_t __1_0 : 2;    // [1:0]
    1029. 

  1029.         uint32_t func_sel : 4; // [5:2]
    1030. 

  1030.         uint32_t __31_6 : 26;  // [31:6]
    1031. 

  1031.     } b;
    1032. 

  1032. } REG_IOMUX_CHIP_PD_T;
    1033. 

  1033. 

  1034. // clk26m_pmic
    1035. 

  1035. typedef union {
    1036. 

  1036.     uint32_t v;
    1037. 

  1037.     struct
    1038. 

  1038.     {
    1039. 

  1039.         uint32_t __1_0 : 2;    // [1:0]
    1040. 

  1040.         uint32_t func_sel : 4; // [5:2]
    1041. 

  1041.         uint32_t __31_6 : 26;  // [31:6]
    1042. 

  1042.     } b;
    1043. 

  1043. } REG_IOMUX_CLK26M_PMIC_T;
    1044. 

  1044. 

  1045. // sim_1_rst
    1046. 

  1046. typedef union {
    1047. 

  1047.     uint32_t v;
    1048. 

  1048.     struct
    1049. 

  1049.     {
    1050. 

  1050.         uint32_t __1_0 : 2;    // [1:0]
    1051. 

  1051.         uint32_t func_sel : 4; // [5:2]
    1052. 

  1052.         uint32_t __31_6 : 26;  // [31:6]
    1053. 

  1053.     } b;
    1054. 

  1054. } REG_IOMUX_SIM_1_RST_T;
    1055. 

  1055. 

  1056. // sim_1_dio
    1057. 

  1057. typedef union {
    1058. 

  1058.     uint32_t v;
    1059. 

  1059.     struct
    1060. 

  1060.     {
    1061. 

  1061.         uint32_t __1_0 : 2;    // [1:0]
    1062. 

  1062.         uint32_t func_sel : 4; // [5:2]
    1063. 

  1063.         uint32_t __31_6 : 26;  // [31:6]
    1064. 

  1064.     } b;
    1065. 

  1065. } REG_IOMUX_SIM_1_DIO_T;
    1066. 

  1066. 

  1067. // sim_1_clk
    1068. 

  1068. typedef union {
    1069. 

  1069.     uint32_t v;
    1070. 

  1070.     struct
    1071. 

  1071.     {
    1072. 

  1072.         uint32_t __1_0 : 2;    // [1:0]
    1073. 

  1073.         uint32_t func_sel : 4; // [5:2]
    1074. 

  1074.         uint32_t __31_6 : 26;  // [31:6]
    1075. 

  1075.     } b;
    1076. 

  1076. } REG_IOMUX_SIM_1_CLK_T;
    1077. 

  1077. 

  1078. // sim_0_rst
    1079. 

  1079. typedef union {
    1080. 

  1080.     uint32_t v;
    1081. 

  1081.     struct
    1082. 

  1082.     {
    1083. 

  1083.         uint32_t __1_0 : 2;    // [1:0]
    1084. 

  1084.         uint32_t func_sel : 4; // [5:2]
    1085. 

  1085.         uint32_t __31_6 : 26;  // [31:6]
    1086. 

  1086.     } b;
    1087. 

  1087. } REG_IOMUX_SIM_0_RST_T;
    1088. 

  1088. 

  1089. // sim_0_dio
    1090. 

  1090. typedef union {
    1091. 

  1091.     uint32_t v;
    1092. 

  1092.     struct
    1093. 

  1093.     {
    1094. 

  1094.         uint32_t __1_0 : 2;    // [1:0]
    1095. 

  1095.         uint32_t func_sel : 4; // [5:2]
    1096. 

  1096.         uint32_t __31_6 : 26;  // [31:6]
    1097. 

  1097.     } b;
    1098. 

  1098. } REG_IOMUX_SIM_0_DIO_T;
    1099. 

  1099. 

  1100. // sim_0_clk
    1101. 

  1101. typedef union {
    1102. 

  1102.     uint32_t v;
    1103. 

  1103.     struct
    1104. 

  1104.     {
    1105. 

  1105.         uint32_t __1_0 : 2;    // [1:0]
    1106. 

  1106.         uint32_t func_sel : 4; // [5:2]
    1107. 

  1107.         uint32_t __31_6 : 26;  // [31:6]
    1108. 

  1108.     } b;
    1109. 

  1109. } REG_IOMUX_SIM_0_CLK_T;
    1110. 

  1110. 

  1111. // sw_clk
    1112. 

  1112. typedef union {
    1113. 

  1113.     uint32_t v;
    1114. 

  1114.     struct
    1115. 

  1115.     {
    1116. 

  1116.         uint32_t __1_0 : 2;    // [1:0]
    1117. 

  1117.         uint32_t func_sel : 4; // [5:2]
    1118. 

  1118.         uint32_t __31_6 : 26;  // [31:6]
    1119. 

  1119.     } b;
    1120. 

  1120. } REG_IOMUX_SW_CLK_T;
    1121. 

  1121. 

  1122. // sw_dio
    1123. 

  1123. typedef union {
    1124. 

  1124.     uint32_t v;
    1125. 

  1125.     struct
    1126. 

  1126.     {
    1127. 

  1127.         uint32_t __1_0 : 2;    // [1:0]
    1128. 

  1128.         uint32_t func_sel : 4; // [5:2]
    1129. 

  1129.         uint32_t __31_6 : 26;  // [31:6]
    1130. 

  1130.     } b;
    1131. 

  1131. } REG_IOMUX_SW_DIO_T;
    1132. 

  1132. 

  1133. // debug_host_tx
    1134. 

  1134. typedef union {
    1135. 

  1135.     uint32_t v;
    1136. 

  1136.     struct
    1137. 

  1137.     {
    1138. 

  1138.         uint32_t __1_0 : 2;    // [1:0]
    1139. 

  1139.         uint32_t func_sel : 4; // [5:2]
    1140. 

  1140.         uint32_t __31_6 : 26;  // [31:6]
    1141. 

  1141.     } b;
    1142. 

  1142. } REG_IOMUX_DEBUG_HOST_TX_T;
    1143. 

  1143. 

  1144. // debug_host_rx
    1145. 

  1145. typedef union {
    1146. 

  1146.     uint32_t v;
    1147. 

  1147.     struct
    1148. 

  1148.     {
    1149. 

  1149.         uint32_t __1_0 : 2;    // [1:0]
    1150. 

  1150.         uint32_t func_sel : 4; // [5:2]
    1151. 

  1151.         uint32_t __31_6 : 26;  // [31:6]
    1152. 

  1152.     } b;
    1153. 

  1153. } REG_IOMUX_DEBUG_HOST_RX_T;
    1154. 

  1154. 

  1155. // debug_host_clk
    1156. 

  1156. typedef union {
    1157. 

  1157.     uint32_t v;
    1158. 

  1158.     struct
    1159. 

  1159.     {
    1160. 

  1160.         uint32_t __1_0 : 2;    // [1:0]
    1161. 

  1161.         uint32_t func_sel : 4; // [5:2]
    1162. 

  1162.         uint32_t __31_6 : 26;  // [31:6]
    1163. 

  1163.     } b;
    1164. 

  1164. } REG_IOMUX_DEBUG_HOST_CLK_T;
    1165. 

  1165. 

  1166. // camera_rst_l
    1167. 

  1167. typedef union {
    1168. 

  1168.     uint32_t v;
    1169. 

  1169.     struct
    1170. 

  1170.     {
    1171. 

  1171.         uint32_t __1_0 : 2;    // [1:0]
    1172. 

  1172.         uint32_t func_sel : 4; // [5:2]
    1173. 

  1173.         uint32_t __31_6 : 26;  // [31:6]
    1174. 

  1174.     } b;
    1175. 

  1175. } REG_IOMUX_CAMERA_RST_L_T;
    1176. 

  1176. 

  1177. // spi_camera_sck
    1178. 

  1178. typedef union {
    1179. 

  1179.     uint32_t v;
    1180. 

  1180.     struct
    1181. 

  1181.     {
    1182. 

  1182.         uint32_t __1_0 : 2;    // [1:0]
    1183. 

  1183.         uint32_t func_sel : 4; // [5:2]
    1184. 

  1184.         uint32_t __31_6 : 26;  // [31:6]
    1185. 

  1185.     } b;
    1186. 

  1186. } REG_IOMUX_SPI_CAMERA_SCK_T;
    1187. 

  1187. 

  1188. // spi_camera_si_1
    1189. 

  1189. typedef union {
    1190. 

  1190.     uint32_t v;
    1191. 

  1191.     struct
    1192. 

  1192.     {
    1193. 

  1193.         uint32_t __1_0 : 2;    // [1:0]
    1194. 

  1194.         uint32_t func_sel : 4; // [5:2]
    1195. 

  1195.         uint32_t __31_6 : 26;  // [31:6]
    1196. 

  1196.     } b;
    1197. 

  1197. } REG_IOMUX_SPI_CAMERA_SI_1_T;
    1198. 

  1198. 

  1199. // spi_camera_si_0
    1200. 

  1200. typedef union {
    1201. 

  1201.     uint32_t v;
    1202. 

  1202.     struct
    1203. 

  1203.     {
    1204. 

  1204.         uint32_t __1_0 : 2;    // [1:0]
    1205. 

  1205.         uint32_t func_sel : 4; // [5:2]
    1206. 

  1206.         uint32_t __31_6 : 26;  // [31:6]
    1207. 

  1207.     } b;
    1208. 

  1208. } REG_IOMUX_SPI_CAMERA_SI_0_T;
    1209. 

  1209. 

  1210. // camera_ref_clk
    1211. 

  1211. typedef union {
    1212. 

  1212.     uint32_t v;
    1213. 

  1213.     struct
    1214. 

  1214.     {
    1215. 

  1215.         uint32_t __1_0 : 2;    // [1:0]
    1216. 

  1216.         uint32_t func_sel : 4; // [5:2]
    1217. 

  1217.         uint32_t __31_6 : 26;  // [31:6]
    1218. 

  1218.     } b;
    1219. 

  1219. } REG_IOMUX_CAMERA_REF_CLK_T;
    1220. 

  1220. 

  1221. // camera_pwdn
    1222. 

  1222. typedef union {
    1223. 

  1223.     uint32_t v;
    1224. 

  1224.     struct
    1225. 

  1225.     {
    1226. 

  1226.         uint32_t __1_0 : 2;    // [1:0]
    1227. 

  1227.         uint32_t func_sel : 4; // [5:2]
    1228. 

  1228.         uint32_t __31_6 : 26;  // [31:6]
    1229. 

  1229.     } b;
    1230. 

  1230. } REG_IOMUX_CAMERA_PWDN_T;
    1231. 

  1231. 

  1232. // i2s_sdat_i
    1233. 

  1233. typedef union {
    1234. 

  1234.     uint32_t v;
    1235. 

  1235.     struct
    1236. 

  1236.     {
    1237. 

  1237.         uint32_t __1_0 : 2;    // [1:0]
    1238. 

  1238.         uint32_t func_sel : 4; // [5:2]
    1239. 

  1239.         uint32_t __31_6 : 26;  // [31:6]
    1240. 

  1240.     } b;
    1241. 

  1241. } REG_IOMUX_I2S_SDAT_I_T;
    1242. 

  1242. 

  1243. // i2s1_sdat_o
    1244. 

  1244. typedef union {
    1245. 

  1245.     uint32_t v;
    1246. 

  1246.     struct
    1247. 

  1247.     {
    1248. 

  1248.         uint32_t __1_0 : 2;    // [1:0]
    1249. 

  1249.         uint32_t func_sel : 4; // [5:2]
    1250. 

  1250.         uint32_t __31_6 : 26;  // [31:6]
    1251. 

  1251.     } b;
    1252. 

  1252. } REG_IOMUX_I2S1_SDAT_O_T;
    1253. 

  1253. 

  1254. // i2s1_lrck
    1255. 

  1255. typedef union {
    1256. 

  1256.     uint32_t v;
    1257. 

  1257.     struct
    1258. 

  1258.     {
    1259. 

  1259.         uint32_t __1_0 : 2;    // [1:0]
    1260. 

  1260.         uint32_t func_sel : 4; // [5:2]
    1261. 

  1261.         uint32_t __31_6 : 26;  // [31:6]
    1262. 

  1262.     } b;
    1263. 

  1263. } REG_IOMUX_I2S1_LRCK_T;
    1264. 

  1264. 

  1265. // i2s1_bck
    1266. 

  1266. typedef union {
    1267. 

  1267.     uint32_t v;
    1268. 

  1268.     struct
    1269. 

  1269.     {
    1270. 

  1270.         uint32_t __1_0 : 2;    // [1:0]
    1271. 

  1271.         uint32_t func_sel : 4; // [5:2]
    1272. 

  1272.         uint32_t __31_6 : 26;  // [31:6]
    1273. 

  1273.     } b;
    1274. 

  1274. } REG_IOMUX_I2S1_BCK_T;
    1275. 

  1275. 

  1276. // i2s1_mclk
    1277. 

  1277. typedef union {
    1278. 

  1278.     uint32_t v;
    1279. 

  1279.     struct
    1280. 

  1280.     {
    1281. 

  1281.         uint32_t __1_0 : 2;    // [1:0]
    1282. 

  1282.         uint32_t func_sel : 4; // [5:2]
    1283. 

  1283.         uint32_t __31_6 : 26;  // [31:6]
    1284. 

  1284.     } b;
    1285. 

  1285. } REG_IOMUX_I2S1_MCLK_T;
    1286. 

  1286. 

  1287. // i2c_m2_scl
    1288. 

  1288. typedef union {
    1289. 

  1289.     uint32_t v;
    1290. 

  1290.     struct
    1291. 

  1291.     {
    1292. 

  1292.         uint32_t __1_0 : 2;    // [1:0]
    1293. 

  1293.         uint32_t func_sel : 4; // [5:2]
    1294. 

  1294.         uint32_t __31_6 : 26;  // [31:6]
    1295. 

  1295.     } b;
    1296. 

  1296. } REG_IOMUX_I2C_M2_SCL_T;
    1297. 

  1297. 

  1298. // i2c_m2_sda
    1299. 

  1299. typedef union {
    1300. 

  1300.     uint32_t v;
    1301. 

  1301.     struct
    1302. 

  1302.     {
    1303. 

  1303.         uint32_t __1_0 : 2;    // [1:0]
    1304. 

  1304.         uint32_t func_sel : 4; // [5:2]
    1305. 

  1305.         uint32_t __31_6 : 26;  // [31:6]
    1306. 

  1306.     } b;
    1307. 

  1307. } REG_IOMUX_I2C_M2_SDA_T;
    1308. 

  1308. 

  1309. // nand_sel
    1310. 

  1310. typedef union {
    1311. 

  1311.     uint32_t v;
    1312. 

  1312.     struct
    1313. 

  1313.     {
    1314. 

  1314.         uint32_t __1_0 : 2;    // [1:0]
    1315. 

  1315.         uint32_t func_sel : 4; // [5:2]
    1316. 

  1316.         uint32_t __31_6 : 26;  // [31:6]
    1317. 

  1317.     } b;
    1318. 

  1318. } REG_IOMUX_NAND_SEL_T;
    1319. 

  1319. 

  1320. // keyout_3
    1321. 

  1321. typedef union {
    1322. 

  1322.     uint32_t v;
    1323. 

  1323.     struct
    1324. 

  1324.     {
    1325. 

  1325.         uint32_t __1_0 : 2;    // [1:0]
    1326. 

  1326.         uint32_t func_sel : 4; // [5:2]
    1327. 

  1327.         uint32_t __31_6 : 26;  // [31:6]
    1328. 

  1328.     } b;
    1329. 

  1329. } REG_IOMUX_KEYOUT_3_T;
    1330. 

  1330. 

  1331. // keyout_2
    1332. 

  1332. typedef union {
    1333. 

  1333.     uint32_t v;
    1334. 

  1334.     struct
    1335. 

  1335.     {
    1336. 

  1336.         uint32_t __1_0 : 2;    // [1:0]
    1337. 

  1337.         uint32_t func_sel : 4; // [5:2]
    1338. 

  1338.         uint32_t __31_6 : 26;  // [31:6]
    1339. 

  1339.     } b;
    1340. 

  1340. } REG_IOMUX_KEYOUT_2_T;
    1341. 

  1341. 

  1342. // keyout_1
    1343. 

  1343. typedef union {
    1344. 

  1344.     uint32_t v;
    1345. 

  1345.     struct
    1346. 

  1346.     {
    1347. 

  1347.         uint32_t __1_0 : 2;    // [1:0]
    1348. 

  1348.         uint32_t func_sel : 4; // [5:2]
    1349. 

  1349.         uint32_t __31_6 : 26;  // [31:6]
    1350. 

  1350.     } b;
    1351. 

  1351. } REG_IOMUX_KEYOUT_1_T;
    1352. 

  1352. 

  1353. // keyout_0
    1354. 

  1354. typedef union {
    1355. 

  1355.     uint32_t v;
    1356. 

  1356.     struct
    1357. 

  1357.     {
    1358. 

  1358.         uint32_t __1_0 : 2;    // [1:0]
    1359. 

  1359.         uint32_t func_sel : 4; // [5:2]
    1360. 

  1360.         uint32_t __31_6 : 26;  // [31:6]
    1361. 

  1361.     } b;
    1362. 

  1362. } REG_IOMUX_KEYOUT_0_T;
    1363. 

  1363. 

  1364. // keyin_3
    1365. 

  1365. typedef union {
    1366. 

  1366.     uint32_t v;
    1367. 

  1367.     struct
    1368. 

  1368.     {
    1369. 

  1369.         uint32_t __1_0 : 2;    // [1:0]
    1370. 

  1370.         uint32_t func_sel : 4; // [5:2]
    1371. 

  1371.         uint32_t __31_6 : 26;  // [31:6]
    1372. 

  1372.     } b;
    1373. 

  1373. } REG_IOMUX_KEYIN_3_T;
    1374. 

  1374. 

  1375. // keyin_2
    1376. 

  1376. typedef union {
    1377. 

  1377.     uint32_t v;
    1378. 

  1378.     struct
    1379. 

  1379.     {
    1380. 

  1380.         uint32_t __1_0 : 2;    // [1:0]
    1381. 

  1381.         uint32_t func_sel : 4; // [5:2]
    1382. 

  1382.         uint32_t __31_6 : 26;  // [31:6]
    1383. 

  1383.     } b;
    1384. 

  1384. } REG_IOMUX_KEYIN_2_T;
    1385. 

  1385. 

  1386. // keyin_1
    1387. 

  1387. typedef union {
    1388. 

  1388.     uint32_t v;
    1389. 

  1389.     struct
    1390. 

  1390.     {
    1391. 

  1391.         uint32_t __1_0 : 2;    // [1:0]
    1392. 

  1392.         uint32_t func_sel : 4; // [5:2]
    1393. 

  1393.         uint32_t __31_6 : 26;  // [31:6]
    1394. 

  1394.     } b;
    1395. 

  1395. } REG_IOMUX_KEYIN_1_T;
    1396. 

  1396. 

  1397. // keyin_0
    1398. 

  1398. typedef union {
    1399. 

  1399.     uint32_t v;
    1400. 

  1400.     struct
    1401. 

  1401.     {
    1402. 

  1402.         uint32_t __1_0 : 2;    // [1:0]
    1403. 

  1403.         uint32_t func_sel : 4; // [5:2]
    1404. 

  1404.         uint32_t __31_6 : 26;  // [31:6]
    1405. 

  1405.     } b;
    1406. 

  1406. } REG_IOMUX_KEYIN_0_T;
    1407. 

  1407. 

  1408. // lcd_rstb
    1409. 

  1409. typedef union {
    1410. 

  1410.     uint32_t v;
    1411. 

  1411.     struct
    1412. 

  1412.     {
    1413. 

  1413.         uint32_t __1_0 : 2;    // [1:0]
    1414. 

  1414.         uint32_t func_sel : 4; // [5:2]
    1415. 

  1415.         uint32_t __31_6 : 26;  // [31:6]
    1416. 

  1416.     } b;
    1417. 

  1417. } REG_IOMUX_LCD_RSTB_T;
    1418. 

  1418. 

  1419. // lcd_fmark
    1420. 

  1420. typedef union {
    1421. 

  1421.     uint32_t v;
    1422. 

  1422.     struct
    1423. 

  1423.     {
    1424. 

  1424.         uint32_t __1_0 : 2;    // [1:0]
    1425. 

  1425.         uint32_t func_sel : 4; // [5:2]
    1426. 

  1426.         uint32_t __31_6 : 26;  // [31:6]
    1427. 

  1427.     } b;
    1428. 

  1428. } REG_IOMUX_LCD_FMARK_T;
    1429. 

  1429. 

  1430. // spi_lcd_select
    1431. 

  1431. typedef union {
    1432. 

  1432.     uint32_t v;
    1433. 

  1433.     struct
    1434. 

  1434.     {
    1435. 

  1435.         uint32_t __1_0 : 2;    // [1:0]
    1436. 

  1436.         uint32_t func_sel : 4; // [5:2]
    1437. 

  1437.         uint32_t __31_6 : 26;  // [31:6]
    1438. 

  1438.     } b;
    1439. 

  1439. } REG_IOMUX_SPI_LCD_SELECT_T;
    1440. 

  1440. 

  1441. // spi_lcd_cs
    1442. 

  1442. typedef union {
    1443. 

  1443.     uint32_t v;
    1444. 

  1444.     struct
    1445. 

  1445.     {
    1446. 

  1446.         uint32_t __1_0 : 2;    // [1:0]
    1447. 

  1447.         uint32_t func_sel : 4; // [5:2]
    1448. 

  1448.         uint32_t __31_6 : 26;  // [31:6]
    1449. 

  1449.     } b;
    1450. 

  1450. } REG_IOMUX_SPI_LCD_CS_T;
    1451. 

  1451. 

  1452. // spi_lcd_clk
    1453. 

  1453. typedef union {
    1454. 

  1454.     uint32_t v;
    1455. 

  1455.     struct
    1456. 

  1456.     {
    1457. 

  1457.         uint32_t __1_0 : 2;    // [1:0]
    1458. 

  1458.         uint32_t func_sel : 4; // [5:2]
    1459. 

  1459.         uint32_t __31_6 : 26;  // [31:6]
    1460. 

  1460.     } b;
    1461. 

  1461. } REG_IOMUX_SPI_LCD_CLK_T;
    1462. 

  1462. 

  1463. // spi_lcd_sdc
    1464. 

  1464. typedef union {
    1465. 

  1465.     uint32_t v;
    1466. 

  1466.     struct
    1467. 

  1467.     {
    1468. 

  1468.         uint32_t __1_0 : 2;    // [1:0]
    1469. 

  1469.         uint32_t func_sel : 4; // [5:2]
    1470. 

  1470.         uint32_t __31_6 : 26;  // [31:6]
    1471. 

  1471.     } b;
    1472. 

  1472. } REG_IOMUX_SPI_LCD_SDC_T;
    1473. 

  1473. 

  1474. // spi_lcd_sio
    1475. 

  1475. typedef union {
    1476. 

  1476.     uint32_t v;
    1477. 

  1477.     struct
    1478. 

  1478.     {
    1479. 

  1479.         uint32_t __1_0 : 2;    // [1:0]
    1480. 

  1480.         uint32_t func_sel : 4; // [5:2]
    1481. 

  1481.         uint32_t __31_6 : 26;  // [31:6]
    1482. 

  1482.     } b;
    1483. 

  1483. } REG_IOMUX_SPI_LCD_SIO_T;
    1484. 

  1484. 

  1485. // sdmmc1_rst
    1486. 

  1486. typedef union {
    1487. 

  1487.     uint32_t v;
    1488. 

  1488.     struct
    1489. 

  1489.     {
    1490. 

  1490.         uint32_t __1_0 : 2;    // [1:0]
    1491. 

  1491.         uint32_t func_sel : 4; // [5:2]
    1492. 

  1492.         uint32_t __31_6 : 26;  // [31:6]
    1493. 

  1493.     } b;
    1494. 

  1494. } REG_IOMUX_SDMMC1_RST_T;
    1495. 

  1495. 

  1496. // sdmmc1_data_7
    1497. 

  1497. typedef union {
    1498. 

  1498.     uint32_t v;
    1499. 

  1499.     struct
    1500. 

  1500.     {
    1501. 

  1501.         uint32_t __1_0 : 2;    // [1:0]
    1502. 

  1502.         uint32_t func_sel : 4; // [5:2]
    1503. 

  1503.         uint32_t __31_6 : 26;  // [31:6]
    1504. 

  1504.     } b;
    1505. 

  1505. } REG_IOMUX_SDMMC1_DATA_7_T;
    1506. 

  1506. 

  1507. // sdmmc1_data_6
    1508. 

  1508. typedef union {
    1509. 

  1509.     uint32_t v;
    1510. 

  1510.     struct
    1511. 

  1511.     {
    1512. 

  1512.         uint32_t __1_0 : 2;    // [1:0]
    1513. 

  1513.         uint32_t func_sel : 4; // [5:2]
    1514. 

  1514.         uint32_t __31_6 : 26;  // [31:6]
    1515. 

  1515.     } b;
    1516. 

  1516. } REG_IOMUX_SDMMC1_DATA_6_T;
    1517. 

  1517. 

  1518. // sdmmc1_data_5
    1519. 

  1519. typedef union {
    1520. 

  1520.     uint32_t v;
    1521. 

  1521.     struct
    1522. 

  1522.     {
    1523. 

  1523.         uint32_t __1_0 : 2;    // [1:0]
    1524. 

  1524.         uint32_t func_sel : 4; // [5:2]
    1525. 

  1525.         uint32_t __31_6 : 26;  // [31:6]
    1526. 

  1526.     } b;
    1527. 

  1527. } REG_IOMUX_SDMMC1_DATA_5_T;
    1528. 

  1528. 

  1529. // sdmmc1_data_4
    1530. 

  1530. typedef union {
    1531. 

  1531.     uint32_t v;
    1532. 

  1532.     struct
    1533. 

  1533.     {
    1534. 

  1534.         uint32_t __1_0 : 2;    // [1:0]
    1535. 

  1535.         uint32_t func_sel : 4; // [5:2]
    1536. 

  1536.         uint32_t __31_6 : 26;  // [31:6]
    1537. 

  1537.     } b;
    1538. 

  1538. } REG_IOMUX_SDMMC1_DATA_4_T;
    1539. 

  1539. 

  1540. // sdmmc1_data_3
    1541. 

  1541. typedef union {
    1542. 

  1542.     uint32_t v;
    1543. 

  1543.     struct
    1544. 

  1544.     {
    1545. 

  1545.         uint32_t __1_0 : 2;    // [1:0]
    1546. 

  1546.         uint32_t func_sel : 4; // [5:2]
    1547. 

  1547.         uint32_t __31_6 : 26;  // [31:6]
    1548. 

  1548.     } b;
    1549. 

  1549. } REG_IOMUX_SDMMC1_DATA_3_T;
    1550. 

  1550. 

  1551. // sdmmc1_data_2
    1552. 

  1552. typedef union {
    1553. 

  1553.     uint32_t v;
    1554. 

  1554.     struct
    1555. 

  1555.     {
    1556. 

  1556.         uint32_t __1_0 : 2;    // [1:0]
    1557. 

  1557.         uint32_t func_sel : 4; // [5:2]
    1558. 

  1558.         uint32_t __31_6 : 26;  // [31:6]
    1559. 

  1559.     } b;
    1560. 

  1560. } REG_IOMUX_SDMMC1_DATA_2_T;
    1561. 

  1561. 

  1562. // sdmmc1_data_1
    1563. 

  1563. typedef union {
    1564. 

  1564.     uint32_t v;
    1565. 

  1565.     struct
    1566. 

  1566.     {
    1567. 

  1567.         uint32_t __1_0 : 2;    // [1:0]
    1568. 

  1568.         uint32_t func_sel : 4; // [5:2]
    1569. 

  1569.         uint32_t __31_6 : 26;  // [31:6]
    1570. 

  1570.     } b;
    1571. 

  1571. } REG_IOMUX_SDMMC1_DATA_1_T;
    1572. 

  1572. 

  1573. // sdmmc1_data_0
    1574. 

  1574. typedef union {
    1575. 

  1575.     uint32_t v;
    1576. 

  1576.     struct
    1577. 

  1577.     {
    1578. 

  1578.         uint32_t __1_0 : 2;    // [1:0]
    1579. 

  1579.         uint32_t func_sel : 4; // [5:2]
    1580. 

  1580.         uint32_t __31_6 : 26;  // [31:6]
    1581. 

  1581.     } b;
    1582. 

  1582. } REG_IOMUX_SDMMC1_DATA_0_T;
    1583. 

  1583. 

  1584. // sdmmc1_cmd
    1585. 

  1585. typedef union {
    1586. 

  1586.     uint32_t v;
    1587. 

  1587.     struct
    1588. 

  1588.     {
    1589. 

  1589.         uint32_t __1_0 : 2;    // [1:0]
    1590. 

  1590.         uint32_t func_sel : 4; // [5:2]
    1591. 

  1591.         uint32_t __31_6 : 26;  // [31:6]
    1592. 

  1592.     } b;
    1593. 

  1593. } REG_IOMUX_SDMMC1_CMD_T;
    1594. 

  1594. 

  1595. // sdmmc1_clk
    1596. 

  1596. typedef union {
    1597. 

  1597.     uint32_t v;
    1598. 

  1598.     struct
    1599. 

  1599.     {
    1600. 

  1600.         uint32_t __1_0 : 2;    // [1:0]
    1601. 

  1601.         uint32_t func_sel : 4; // [5:2]
    1602. 

  1602.         uint32_t __31_6 : 26;  // [31:6]
    1603. 

  1603.     } b;
    1604. 

  1604. } REG_IOMUX_SDMMC1_CLK_T;
    1605. 

  1605. 

  1606. // uart_2_rts
    1607. 

  1607. typedef union {
    1608. 

  1608.     uint32_t v;
    1609. 

  1609.     struct
    1610. 

  1610.     {
    1611. 

  1611.         uint32_t __1_0 : 2;    // [1:0]
    1612. 

  1612.         uint32_t func_sel : 4; // [5:2]
    1613. 

  1613.         uint32_t __31_6 : 26;  // [31:6]
    1614. 

  1614.     } b;
    1615. 

  1615. } REG_IOMUX_UART_2_RTS_T;
    1616. 

  1616. 

  1617. // uart_2_cts
    1618. 

  1618. typedef union {
    1619. 

  1619.     uint32_t v;
    1620. 

  1620.     struct
    1621. 

  1621.     {
    1622. 

  1622.         uint32_t __1_0 : 2;    // [1:0]
    1623. 

  1623.         uint32_t func_sel : 4; // [5:2]
    1624. 

  1624.         uint32_t __31_6 : 26;  // [31:6]
    1625. 

  1625.     } b;
    1626. 

  1626. } REG_IOMUX_UART_2_CTS_T;
    1627. 

  1627. 

  1628. // uart_2_txd
    1629. 

  1629. typedef union {
    1630. 

  1630.     uint32_t v;
    1631. 

  1631.     struct
    1632. 

  1632.     {
    1633. 

  1633.         uint32_t __1_0 : 2;    // [1:0]
    1634. 

  1634.         uint32_t func_sel : 4; // [5:2]
    1635. 

  1635.         uint32_t __31_6 : 26;  // [31:6]
    1636. 

  1636.     } b;
    1637. 

  1637. } REG_IOMUX_UART_2_TXD_T;
    1638. 

  1638. 

  1639. // uart_2_rxd
    1640. 

  1640. typedef union {
    1641. 

  1641.     uint32_t v;
    1642. 

  1642.     struct
    1643. 

  1643.     {
    1644. 

  1644.         uint32_t __1_0 : 2;    // [1:0]
    1645. 

  1645.         uint32_t func_sel : 4; // [5:2]
    1646. 

  1646.         uint32_t __31_6 : 26;  // [31:6]
    1647. 

  1647.     } b;
    1648. 

  1648. } REG_IOMUX_UART_2_RXD_T;
    1649. 

  1649. 

  1650. // i2c_m1_sda
    1651. 

  1651. typedef union {
    1652. 

  1652.     uint32_t v;
    1653. 

  1653.     struct
    1654. 

  1654.     {
    1655. 

  1655.         uint32_t __1_0 : 2;    // [1:0]
    1656. 

  1656.         uint32_t func_sel : 4; // [5:2]
    1657. 

  1657.         uint32_t __31_6 : 26;  // [31:6]
    1658. 

  1658.     } b;
    1659. 

  1659. } REG_IOMUX_I2C_M1_SDA_T;
    1660. 

  1660. 

  1661. // i2c_m1_scl
    1662. 

  1662. typedef union {
    1663. 

  1663.     uint32_t v;
    1664. 

  1664.     struct
    1665. 

  1665.     {
    1666. 

  1666.         uint32_t __1_0 : 2;    // [1:0]
    1667. 

  1667.         uint32_t func_sel : 4; // [5:2]
    1668. 

  1668.         uint32_t __31_6 : 26;  // [31:6]
    1669. 

  1669.     } b;
    1670. 

  1670. } REG_IOMUX_I2C_M1_SCL_T;
    1671. 

  1671. 

  1672. // gpio_23
    1673. 

  1673. typedef union {
    1674. 

  1674.     uint32_t v;
    1675. 

  1675.     struct
    1676. 

  1676.     {
    1677. 

  1677.         uint32_t __1_0 : 2;    // [1:0]
    1678. 

  1678.         uint32_t func_sel : 4; // [5:2]
    1679. 

  1679.         uint32_t __31_6 : 26;  // [31:6]
    1680. 

  1680.     } b;
    1681. 

  1681. } REG_IOMUX_GPIO_23_T;
    1682. 

  1682. 

  1683. // gpio_22
    1684. 

  1684. typedef union {
    1685. 

  1685.     uint32_t v;
    1686. 

  1686.     struct
    1687. 

  1687.     {
    1688. 

  1688.         uint32_t __1_0 : 2;    // [1:0]
    1689. 

  1689.         uint32_t func_sel : 4; // [5:2]
    1690. 

  1690.         uint32_t __31_6 : 26;  // [31:6]
    1691. 

  1691.     } b;
    1692. 

  1692. } REG_IOMUX_GPIO_22_T;
    1693. 

  1693. 

  1694. // gpio_21
    1695. 

  1695. typedef union {
    1696. 

  1696.     uint32_t v;
    1697. 

  1697.     struct
    1698. 

  1698.     {
    1699. 

  1699.         uint32_t __1_0 : 2;    // [1:0]
    1700. 

  1700.         uint32_t func_sel : 4; // [5:2]
    1701. 

  1701.         uint32_t __31_6 : 26;  // [31:6]
    1702. 

  1702.     } b;
    1703. 

  1703. } REG_IOMUX_GPIO_21_T;
    1704. 

  1704. 

  1705. // gpio_20
    1706. 

  1706. typedef union {
    1707. 

  1707.     uint32_t v;
    1708. 

  1708.     struct
    1709. 

  1709.     {
    1710. 

  1710.         uint32_t __1_0 : 2;    // [1:0]
    1711. 

  1711.         uint32_t func_sel : 4; // [5:2]
    1712. 

  1712.         uint32_t __31_6 : 26;  // [31:6]
    1713. 

  1713.     } b;
    1714. 

  1714. } REG_IOMUX_GPIO_20_T;
    1715. 

  1715. 

  1716. // gpio_19
    1717. 

  1717. typedef union {
    1718. 

  1718.     uint32_t v;
    1719. 

  1719.     struct
    1720. 

  1720.     {
    1721. 

  1721.         uint32_t __1_0 : 2;    // [1:0]
    1722. 

  1722.         uint32_t func_sel : 4; // [5:2]
    1723. 

  1723.         uint32_t __31_6 : 26;  // [31:6]
    1724. 

  1724.     } b;
    1725. 

  1725. } REG_IOMUX_GPIO_19_T;
    1726. 

  1726. 

  1727. // gpio_18
    1728. 

  1728. typedef union {
    1729. 

  1729.     uint32_t v;
    1730. 

  1730.     struct
    1731. 

  1731.     {
    1732. 

  1732.         uint32_t __1_0 : 2;    // [1:0]
    1733. 

  1733.         uint32_t func_sel : 4; // [5:2]
    1734. 

  1734.         uint32_t __31_6 : 26;  // [31:6]
    1735. 

  1735.     } b;
    1736. 

  1736. } REG_IOMUX_GPIO_18_T;
    1737. 

  1737. 

  1738. // gpio_17
    1739. 

  1739. typedef union {
    1740. 

  1740.     uint32_t v;
    1741. 

  1741.     struct
    1742. 

  1742.     {
    1743. 

  1743.         uint32_t __1_0 : 2;    // [1:0]
    1744. 

  1744.         uint32_t func_sel : 4; // [5:2]
    1745. 

  1745.         uint32_t __31_6 : 26;  // [31:6]
    1746. 

  1746.     } b;
    1747. 

  1747. } REG_IOMUX_GPIO_17_T;
    1748. 

  1748. 

  1749. // gpio_16
    1750. 

  1750. typedef union {
    1751. 

  1751.     uint32_t v;
    1752. 

  1752.     struct
    1753. 

  1753.     {
    1754. 

  1754.         uint32_t __1_0 : 2;    // [1:0]
    1755. 

  1755.         uint32_t func_sel : 4; // [5:2]
    1756. 

  1756.         uint32_t __31_6 : 26;  // [31:6]
    1757. 

  1757.     } b;
    1758. 

  1758. } REG_IOMUX_GPIO_16_T;
    1759. 

  1759. 

  1760. // m_spi_d_3
    1761. 

  1761. typedef union {
    1762. 

  1762.     uint32_t v;
    1763. 

  1763.     struct
    1764. 

  1764.     {
    1765. 

  1765.         uint32_t __1_0 : 2;    // [1:0]
    1766. 

  1766.         uint32_t func_sel : 4; // [5:2]
    1767. 

  1767.         uint32_t __31_6 : 26;  // [31:6]
    1768. 

  1768.     } b;
    1769. 

  1769. } REG_IOMUX_M_SPI_D_3_T;
    1770. 

  1770. 

  1771. // m_spi_d_2
    1772. 

  1772. typedef union {
    1773. 

  1773.     uint32_t v;
    1774. 

  1774.     struct
    1775. 

  1775.     {
    1776. 

  1776.         uint32_t __1_0 : 2;    // [1:0]
    1777. 

  1777.         uint32_t func_sel : 4; // [5:2]
    1778. 

  1778.         uint32_t __31_6 : 26;  // [31:6]
    1779. 

  1779.     } b;
    1780. 

  1780. } REG_IOMUX_M_SPI_D_2_T;
    1781. 

  1781. 

  1782. // m_spi_d_1
    1783. 

  1783. typedef union {
    1784. 

  1784.     uint32_t v;
    1785. 

  1785.     struct
    1786. 

  1786.     {
    1787. 

  1787.         uint32_t __1_0 : 2;    // [1:0]
    1788. 

  1788.         uint32_t func_sel : 4; // [5:2]
    1789. 

  1789.         uint32_t __31_6 : 26;  // [31:6]
    1790. 

  1790.     } b;
    1791. 

  1791. } REG_IOMUX_M_SPI_D_1_T;
    1792. 

  1792. 

  1793. // m_spi_d_0
    1794. 

  1794. typedef union {
    1795. 

  1795.     uint32_t v;
    1796. 

  1796.     struct
    1797. 

  1797.     {
    1798. 

  1798.         uint32_t __1_0 : 2;    // [1:0]
    1799. 

  1799.         uint32_t func_sel : 4; // [5:2]
    1800. 

  1800.         uint32_t __31_6 : 26;  // [31:6]
    1801. 

  1801.     } b;
    1802. 

  1802. } REG_IOMUX_M_SPI_D_0_T;
    1803. 

  1803. 

  1804. // m_spi_cs
    1805. 

  1805. typedef union {
    1806. 

  1806.     uint32_t v;
    1807. 

  1807.     struct
    1808. 

  1808.     {
    1809. 

  1809.         uint32_t __1_0 : 2;    // [1:0]
    1810. 

  1810.         uint32_t func_sel : 4; // [5:2]
    1811. 

  1811.         uint32_t __31_6 : 26;  // [31:6]
    1812. 

  1812.     } b;
    1813. 

  1813. } REG_IOMUX_M_SPI_CS_T;
    1814. 

  1814. 

  1815. // m_spi_clk
    1816. 

  1816. typedef union {
    1817. 

  1817.     uint32_t v;
    1818. 

  1818.     struct
    1819. 

  1819.     {
    1820. 

  1820.         uint32_t __1_0 : 2;    // [1:0]
    1821. 

  1821.         uint32_t func_sel : 4; // [5:2]
    1822. 

  1822.         uint32_t __31_6 : 26;  // [31:6]
    1823. 

  1823.     } b;
    1824. 

  1824. } REG_IOMUX_M_SPI_CLK_T;
    1825. 

  1825. 

  1826. // pad_rfdig_gpio_7
    1827. 

  1827. typedef union {
    1828. 

  1828.     uint32_t v;
    1829. 

  1829.     struct
    1830. 

  1830.     {
    1831. 

  1831.         uint32_t slp_oe : 1;   // [0]
    1832. 

  1832.         uint32_t slp_ie : 1;   // [1]
    1833. 

  1833.         uint32_t slp_wpdo : 1; // [2]
    1834. 

  1834.         uint32_t slp_wpu : 1;  // [3]
    1835. 

  1835.         uint32_t __5_4 : 2;    // [5:4]
    1836. 

  1836.         uint32_t wpdo : 1;     // [6]
    1837. 

  1837.         uint32_t wpu : 1;      // [7]
    1838. 

  1838.         uint32_t __10_8 : 3;   // [10:8]
    1839. 

  1839.         uint32_t se : 1;       // [11]
    1840. 

  1840.         uint32_t wpus : 1;     // [12]
    1841. 

  1841.         uint32_t dslp_en : 6;  // [18:13]
    1842. 

  1842.         uint32_t drv : 2;      // [20:19]
    1843. 

  1843.         uint32_t __31_21 : 11; // [31:21]
    1844. 

  1844.     } b;
    1845. 

  1845. } REG_IOMUX_PAD_RFDIG_GPIO_7_T;
    1846. 

  1846. 

  1847. // pad_rfdig_gpio_6
    1848. 

  1848. typedef union {
    1849. 

  1849.     uint32_t v;
    1850. 

  1850.     struct
    1851. 

  1851.     {
    1852. 

  1852.         uint32_t slp_oe : 1;   // [0]
    1853. 

  1853.         uint32_t slp_ie : 1;   // [1]
    1854. 

  1854.         uint32_t slp_wpdo : 1; // [2]
    1855. 

  1855.         uint32_t slp_wpu : 1;  // [3]
    1856. 

  1856.         uint32_t __5_4 : 2;    // [5:4]
    1857. 

  1857.         uint32_t wpdo : 1;     // [6]
    1858. 

  1858.         uint32_t wpu : 1;      // [7]
    1859. 

  1859.         uint32_t __10_8 : 3;   // [10:8]
    1860. 

  1860.         uint32_t se : 1;       // [11]
    1861. 

  1861.         uint32_t wpus : 1;     // [12]
    1862. 

  1862.         uint32_t dslp_en : 6;  // [18:13]
    1863. 

  1863.         uint32_t drv : 2;      // [20:19]
    1864. 

  1864.         uint32_t __31_21 : 11; // [31:21]
    1865. 

  1865.     } b;
    1866. 

  1866. } REG_IOMUX_PAD_RFDIG_GPIO_6_T;
    1867. 

  1867. 

  1868. // pad_rfdig_gpio_5
    1869. 

  1869. typedef union {
    1870. 

  1870.     uint32_t v;
    1871. 

  1871.     struct
    1872. 

  1872.     {
    1873. 

  1873.         uint32_t slp_oe : 1;   // [0]
    1874. 

  1874.         uint32_t slp_ie : 1;   // [1]
    1875. 

  1875.         uint32_t slp_wpdo : 1; // [2]
    1876. 

  1876.         uint32_t slp_wpu : 1;  // [3]
    1877. 

  1877.         uint32_t __5_4 : 2;    // [5:4]
    1878. 

  1878.         uint32_t wpdo : 1;     // [6]
    1879. 

  1879.         uint32_t wpu : 1;      // [7]
    1880. 

  1880.         uint32_t __10_8 : 3;   // [10:8]
    1881. 

  1881.         uint32_t se : 1;       // [11]
    1882. 

  1882.         uint32_t wpus : 1;     // [12]
    1883. 

  1883.         uint32_t dslp_en : 6;  // [18:13]
    1884. 

  1884.         uint32_t drv : 2;      // [20:19]
    1885. 

  1885.         uint32_t __31_21 : 11; // [31:21]
    1886. 

  1886.     } b;
    1887. 

  1887. } REG_IOMUX_PAD_RFDIG_GPIO_5_T;
    1888. 

  1888. 

  1889. // pad_rfdig_gpio_4
    1890. 

  1890. typedef union {
    1891. 

  1891.     uint32_t v;
    1892. 

  1892.     struct
    1893. 

  1893.     {
    1894. 

  1894.         uint32_t slp_oe : 1;   // [0]
    1895. 

  1895.         uint32_t slp_ie : 1;   // [1]
    1896. 

  1896.         uint32_t slp_wpdo : 1; // [2]
    1897. 

  1897.         uint32_t slp_wpu : 1;  // [3]
    1898. 

  1898.         uint32_t __5_4 : 2;    // [5:4]
    1899. 

  1899.         uint32_t wpdo : 1;     // [6]
    1900. 

  1900.         uint32_t wpu : 1;      // [7]
    1901. 

  1901.         uint32_t __10_8 : 3;   // [10:8]
    1902. 

  1902.         uint32_t se : 1;       // [11]
    1903. 

  1903.         uint32_t wpus : 1;     // [12]
    1904. 

  1904.         uint32_t dslp_en : 6;  // [18:13]
    1905. 

  1905.         uint32_t drv : 2;      // [20:19]
    1906. 

  1906.         uint32_t __31_21 : 11; // [31:21]
    1907. 

  1907.     } b;
    1908. 

  1908. } REG_IOMUX_PAD_RFDIG_GPIO_4_T;
    1909. 

  1909. 

  1910. // pad_rfdig_gpio_3
    1911. 

  1911. typedef union {
    1912. 

  1912.     uint32_t v;
    1913. 

  1913.     struct
    1914. 

  1914.     {
    1915. 

  1915.         uint32_t slp_oe : 1;   // [0]
    1916. 

  1916.         uint32_t slp_ie : 1;   // [1]
    1917. 

  1917.         uint32_t slp_wpdo : 1; // [2]
    1918. 

  1918.         uint32_t slp_wpu : 1;  // [3]
    1919. 

  1919.         uint32_t __5_4 : 2;    // [5:4]
    1920. 

  1920.         uint32_t wpdo : 1;     // [6]
    1921. 

  1921.         uint32_t wpu : 1;      // [7]
    1922. 

  1922.         uint32_t __10_8 : 3;   // [10:8]
    1923. 

  1923.         uint32_t se : 1;       // [11]
    1924. 

  1924.         uint32_t wpus : 1;     // [12]
    1925. 

  1925.         uint32_t dslp_en : 6;  // [18:13]
    1926. 

  1926.         uint32_t drv : 2;      // [20:19]
    1927. 

  1927.         uint32_t __31_21 : 11; // [31:21]
    1928. 

  1928.     } b;
    1929. 

  1929. } REG_IOMUX_PAD_RFDIG_GPIO_3_T;
    1930. 

  1930. 

  1931. // pad_rfdig_gpio_2
    1932. 

  1932. typedef union {
    1933. 

  1933.     uint32_t v;
    1934. 

  1934.     struct
    1935. 

  1935.     {
    1936. 

  1936.         uint32_t slp_oe : 1;   // [0]
    1937. 

  1937.         uint32_t slp_ie : 1;   // [1]
    1938. 

  1938.         uint32_t slp_wpdo : 1; // [2]
    1939. 

  1939.         uint32_t slp_wpu : 1;  // [3]
    1940. 

  1940.         uint32_t __5_4 : 2;    // [5:4]
    1941. 

  1941.         uint32_t wpdo : 1;     // [6]
    1942. 

  1942.         uint32_t wpu : 1;      // [7]
    1943. 

  1943.         uint32_t __10_8 : 3;   // [10:8]
    1944. 

  1944.         uint32_t se : 1;       // [11]
    1945. 

  1945.         uint32_t wpus : 1;     // [12]
    1946. 

  1946.         uint32_t dslp_en : 6;  // [18:13]
    1947. 

  1947.         uint32_t drv : 2;      // [20:19]
    1948. 

  1948.         uint32_t __31_21 : 11; // [31:21]
    1949. 

  1949.     } b;
    1950. 

  1950. } REG_IOMUX_PAD_RFDIG_GPIO_2_T;
    1951. 

  1951. 

  1952. // pad_rfdig_gpio_1
    1953. 

  1953. typedef union {
    1954. 

  1954.     uint32_t v;
    1955. 

  1955.     struct
    1956. 

  1956.     {
    1957. 

  1957.         uint32_t slp_oe : 1;   // [0]
    1958. 

  1958.         uint32_t slp_ie : 1;   // [1]
    1959. 

  1959.         uint32_t slp_wpdo : 1; // [2]
    1960. 

  1960.         uint32_t slp_wpu : 1;  // [3]
    1961. 

  1961.         uint32_t __5_4 : 2;    // [5:4]
    1962. 

  1962.         uint32_t wpdo : 1;     // [6]
    1963. 

  1963.         uint32_t wpu : 1;      // [7]
    1964. 

  1964.         uint32_t __10_8 : 3;   // [10:8]
    1965. 

  1965.         uint32_t se : 1;       // [11]
    1966. 

  1966.         uint32_t wpus : 1;     // [12]
    1967. 

  1967.         uint32_t dslp_en : 6;  // [18:13]
    1968. 

  1968.         uint32_t drv : 2;      // [20:19]
    1969. 

  1969.         uint32_t __31_21 : 11; // [31:21]
    1970. 

  1970.     } b;
    1971. 

  1971. } REG_IOMUX_PAD_RFDIG_GPIO_1_T;
    1972. 

  1972. 

  1973. // pad_rfdig_gpio_0
    1974. 

  1974. typedef union {
    1975. 

  1975.     uint32_t v;
    1976. 

  1976.     struct
    1977. 

  1977.     {
    1978. 

  1978.         uint32_t slp_oe : 1;   // [0]
    1979. 

  1979.         uint32_t slp_ie : 1;   // [1]
    1980. 

  1980.         uint32_t slp_wpdo : 1; // [2]
    1981. 

  1981.         uint32_t slp_wpu : 1;  // [3]
    1982. 

  1982.         uint32_t __5_4 : 2;    // [5:4]
    1983. 

  1983.         uint32_t wpdo : 1;     // [6]
    1984. 

  1984.         uint32_t wpu : 1;      // [7]
    1985. 

  1985.         uint32_t __10_8 : 3;   // [10:8]
    1986. 

  1986.         uint32_t se : 1;       // [11]
    1987. 

  1987.         uint32_t wpus : 1;     // [12]
    1988. 

  1988.         uint32_t dslp_en : 6;  // [18:13]
    1989. 

  1989.         uint32_t drv : 2;      // [20:19]
    1990. 

  1990.         uint32_t __31_21 : 11; // [31:21]
    1991. 

  1991.     } b;
    1992. 

  1992. } REG_IOMUX_PAD_RFDIG_GPIO_0_T;
    1993. 

  1993. 

  1994. // pad_keyin_4
    1995. 

  1995. typedef union {
    1996. 

  1996.     uint32_t v;
    1997. 

  1997.     struct
    1998. 

  1998.     {
    1999. 

  1999.         uint32_t slp_oe : 1;   // [0]
    2000. 

  2000.         uint32_t slp_ie : 1;   // [1]
    2001. 

  2001.         uint32_t slp_wpdo : 1; // [2]
    2002. 

  2002.         uint32_t slp_wpu : 1;  // [3]
    2003. 

  2003.         uint32_t __5_4 : 2;    // [5:4]
    2004. 

  2004.         uint32_t wpdo : 1;     // [6]
    2005. 

  2005.         uint32_t wpu : 1;      // [7]
    2006. 

  2006.         uint32_t __10_8 : 3;   // [10:8]
    2007. 

  2007.         uint32_t se : 1;       // [11]
    2008. 

  2008.         uint32_t wpus : 1;     // [12]
    2009. 

  2009.         uint32_t dslp_en : 6;  // [18:13]
    2010. 

  2010.         uint32_t drv : 4;      // [22:19]
    2011. 

  2011.         uint32_t __31_23 : 9;  // [31:23]
    2012. 

  2012.     } b;
    2013. 

  2013. } REG_IOMUX_PAD_KEYIN_4_T;
    2014. 

  2014. 

  2015. // pad_keyout_5
    2016. 

  2016. typedef union {
    2017. 

  2017.     uint32_t v;
    2018. 

  2018.     struct
    2019. 

  2019.     {
    2020. 

  2020.         uint32_t slp_oe : 1;   // [0]
    2021. 

  2021.         uint32_t slp_ie : 1;   // [1]
    2022. 

  2022.         uint32_t slp_wpdo : 1; // [2]
    2023. 

  2023.         uint32_t slp_wpu : 1;  // [3]
    2024. 

  2024.         uint32_t __5_4 : 2;    // [5:4]
    2025. 

  2025.         uint32_t wpdo : 1;     // [6]
    2026. 

  2026.         uint32_t wpu : 1;      // [7]
    2027. 

  2027.         uint32_t __10_8 : 3;   // [10:8]
    2028. 

  2028.         uint32_t se : 1;       // [11]
    2029. 

  2029.         uint32_t wpus : 1;     // [12]
    2030. 

  2030.         uint32_t dslp_en : 6;  // [18:13]
    2031. 

  2031.         uint32_t drv : 4;      // [22:19]
    2032. 

  2032.         uint32_t __31_23 : 9;  // [31:23]
    2033. 

  2033.     } b;
    2034. 

  2034. } REG_IOMUX_PAD_KEYOUT_5_T;
    2035. 

  2035. 

  2036. // pad_keyin_5
    2037. 

  2037. typedef union {
    2038. 

  2038.     uint32_t v;
    2039. 

  2039.     struct
    2040. 

  2040.     {
    2041. 

  2041.         uint32_t slp_oe : 1;   // [0]
    2042. 

  2042.         uint32_t slp_ie : 1;   // [1]
    2043. 

  2043.         uint32_t slp_wpdo : 1; // [2]
    2044. 

  2044.         uint32_t slp_wpu : 1;  // [3]
    2045. 

  2045.         uint32_t __5_4 : 2;    // [5:4]
    2046. 

  2046.         uint32_t wpdo : 1;     // [6]
    2047. 

  2047.         uint32_t wpu : 1;      // [7]
    2048. 

  2048.         uint32_t __10_8 : 3;   // [10:8]
    2049. 

  2049.         uint32_t se : 1;       // [11]
    2050. 

  2050.         uint32_t wpus : 1;     // [12]
    2051. 

  2051.         uint32_t dslp_en : 6;  // [18:13]
    2052. 

  2052.         uint32_t drv : 4;      // [22:19]
    2053. 

  2053.         uint32_t __31_23 : 9;  // [31:23]
    2054. 

  2054.     } b;
    2055. 

  2055. } REG_IOMUX_PAD_KEYIN_5_T;
    2056. 

  2056. 

  2057. // pad_keyout_4
    2058. 

  2058. typedef union {
    2059. 

  2059.     uint32_t v;
    2060. 

  2060.     struct
    2061. 

  2061.     {
    2062. 

  2062.         uint32_t slp_oe : 1;   // [0]
    2063. 

  2063.         uint32_t slp_ie : 1;   // [1]
    2064. 

  2064.         uint32_t slp_wpdo : 1; // [2]
    2065. 

  2065.         uint32_t slp_wpu : 1;  // [3]
    2066. 

  2066.         uint32_t __5_4 : 2;    // [5:4]
    2067. 

  2067.         uint32_t wpdo : 1;     // [6]
    2068. 

  2068.         uint32_t wpu : 1;      // [7]
    2069. 

  2069.         uint32_t __10_8 : 3;   // [10:8]
    2070. 

  2070.         uint32_t se : 1;       // [11]
    2071. 

  2071.         uint32_t wpus : 1;     // [12]
    2072. 

  2072.         uint32_t dslp_en : 6;  // [18:13]
    2073. 

  2073.         uint32_t drv : 4;      // [22:19]
    2074. 

  2074.         uint32_t __31_23 : 9;  // [31:23]
    2075. 

  2075.     } b;
    2076. 

  2076. } REG_IOMUX_PAD_KEYOUT_4_T;
    2077. 

  2077. 

  2078. // pad_uart_1_rts
    2079. 

  2079. typedef union {
    2080. 

  2080.     uint32_t v;
    2081. 

  2081.     struct
    2082. 

  2082.     {
    2083. 

  2083.         uint32_t slp_oe : 1;   // [0]
    2084. 

  2084.         uint32_t slp_ie : 1;   // [1]
    2085. 

  2085.         uint32_t slp_wpdo : 1; // [2]
    2086. 

  2086.         uint32_t slp_wpu : 1;  // [3]
    2087. 

  2087.         uint32_t __5_4 : 2;    // [5:4]
    2088. 

  2088.         uint32_t wpdo : 1;     // [6]
    2089. 

  2089.         uint32_t wpu : 1;      // [7]
    2090. 

  2090.         uint32_t __10_8 : 3;   // [10:8]
    2091. 

  2091.         uint32_t se : 1;       // [11]
    2092. 

  2092.         uint32_t wpus : 1;     // [12]
    2093. 

  2093.         uint32_t dslp_en : 6;  // [18:13]
    2094. 

  2094.         uint32_t drv : 4;      // [22:19]
    2095. 

  2095.         uint32_t __31_23 : 9;  // [31:23]
    2096. 

  2096.     } b;
    2097. 

  2097. } REG_IOMUX_PAD_UART_1_RTS_T;
    2098. 

  2098. 

  2099. // pad_uart_1_txd
    2100. 

  2100. typedef union {
    2101. 

  2101.     uint32_t v;
    2102. 

  2102.     struct
    2103. 

  2103.     {
    2104. 

  2104.         uint32_t slp_oe : 1;   // [0]
    2105. 

  2105.         uint32_t slp_ie : 1;   // [1]
    2106. 

  2106.         uint32_t slp_wpdo : 1; // [2]
    2107. 

  2107.         uint32_t slp_wpu : 1;  // [3]
    2108. 

  2108.         uint32_t __5_4 : 2;    // [5:4]
    2109. 

  2109.         uint32_t wpdo : 1;     // [6]
    2110. 

  2110.         uint32_t wpu : 1;      // [7]
    2111. 

  2111.         uint32_t __10_8 : 3;   // [10:8]
    2112. 

  2112.         uint32_t se : 1;       // [11]
    2113. 

  2113.         uint32_t wpus : 1;     // [12]
    2114. 

  2114.         uint32_t dslp_en : 6;  // [18:13]
    2115. 

  2115.         uint32_t drv : 4;      // [22:19]
    2116. 

  2116.         uint32_t __31_23 : 9;  // [31:23]
    2117. 

  2117.     } b;
    2118. 

  2118. } REG_IOMUX_PAD_UART_1_TXD_T;
    2119. 

  2119. 

  2120. // pad_uart_1_rxd
    2121. 

  2121. typedef union {
    2122. 

  2122.     uint32_t v;
    2123. 

  2123.     struct
    2124. 

  2124.     {
    2125. 

  2125.         uint32_t slp_oe : 1;   // [0]
    2126. 

  2126.         uint32_t slp_ie : 1;   // [1]
    2127. 

  2127.         uint32_t slp_wpdo : 1; // [2]
    2128. 

  2128.         uint32_t slp_wpu : 1;  // [3]
    2129. 

  2129.         uint32_t __5_4 : 2;    // [5:4]
    2130. 

  2130.         uint32_t wpdo : 1;     // [6]
    2131. 

  2131.         uint32_t wpu : 1;      // [7]
    2132. 

  2132.         uint32_t __10_8 : 3;   // [10:8]
    2133. 

  2133.         uint32_t se : 1;       // [11]
    2134. 

  2134.         uint32_t wpus : 1;     // [12]
    2135. 

  2135.         uint32_t dslp_en : 6;  // [18:13]
    2136. 

  2136.         uint32_t drv : 4;      // [22:19]
    2137. 

  2137.         uint32_t __31_23 : 9;  // [31:23]
    2138. 

  2138.     } b;
    2139. 

  2139. } REG_IOMUX_PAD_UART_1_RXD_T;
    2140. 

  2140. 

  2141. // pad_uart_1_cts
    2142. 

  2142. typedef union {
    2143. 

  2143.     uint32_t v;
    2144. 

  2144.     struct
    2145. 

  2145.     {
    2146. 

  2146.         uint32_t slp_oe : 1;   // [0]
    2147. 

  2147.         uint32_t slp_ie : 1;   // [1]
    2148. 

  2148.         uint32_t slp_wpdo : 1; // [2]
    2149. 

  2149.         uint32_t slp_wpu : 1;  // [3]
    2150. 

  2150.         uint32_t __5_4 : 2;    // [5:4]
    2151. 

  2151.         uint32_t wpdo : 1;     // [6]
    2152. 

  2152.         uint32_t wpu : 1;      // [7]
    2153. 

  2153.         uint32_t __10_8 : 3;   // [10:8]
    2154. 

  2154.         uint32_t se : 1;       // [11]
    2155. 

  2155.         uint32_t wpus : 1;     // [12]
    2156. 

  2156.         uint32_t dslp_en : 6;  // [18:13]
    2157. 

  2157.         uint32_t drv : 4;      // [22:19]
    2158. 

  2158.         uint32_t __31_23 : 9;  // [31:23]
    2159. 

  2159.     } b;
    2160. 

  2160. } REG_IOMUX_PAD_UART_1_CTS_T;
    2161. 

  2161. 

  2162. // pad_gpio_0
    2163. 

  2163. typedef union {
    2164. 

  2164.     uint32_t v;
    2165. 

  2165.     struct
    2166. 

  2166.     {
    2167. 

  2167.         uint32_t slp_oe : 1;   // [0]
    2168. 

  2168.         uint32_t slp_ie : 1;   // [1]
    2169. 

  2169.         uint32_t slp_wpdo : 1; // [2]
    2170. 

  2170.         uint32_t slp_wpu : 1;  // [3]
    2171. 

  2171.         uint32_t __5_4 : 2;    // [5:4]
    2172. 

  2172.         uint32_t wpdo : 1;     // [6]
    2173. 

  2173.         uint32_t wpu : 1;      // [7]
    2174. 

  2174.         uint32_t __10_8 : 3;   // [10:8]
    2175. 

  2175.         uint32_t se : 1;       // [11]
    2176. 

  2176.         uint32_t wpus : 1;     // [12]
    2177. 

  2177.         uint32_t dslp_en : 6;  // [18:13]
    2178. 

  2178.         uint32_t drv : 4;      // [22:19]
    2179. 

  2179.         uint32_t __31_23 : 9;  // [31:23]
    2180. 

  2180.     } b;
    2181. 

  2181. } REG_IOMUX_PAD_GPIO_0_T;
    2182. 

  2182. 

  2183. // pad_gpio_3
    2184. 

  2184. typedef union {
    2185. 

  2185.     uint32_t v;
    2186. 

  2186.     struct
    2187. 

  2187.     {
    2188. 

  2188.         uint32_t slp_oe : 1;   // [0]
    2189. 

  2189.         uint32_t slp_ie : 1;   // [1]
    2190. 

  2190.         uint32_t slp_wpdo : 1; // [2]
    2191. 

  2191.         uint32_t slp_wpu : 1;  // [3]
    2192. 

  2192.         uint32_t __5_4 : 2;    // [5:4]
    2193. 

  2193.         uint32_t wpdo : 1;     // [6]
    2194. 

  2194.         uint32_t wpu : 1;      // [7]
    2195. 

  2195.         uint32_t __10_8 : 3;   // [10:8]
    2196. 

  2196.         uint32_t se : 1;       // [11]
    2197. 

  2197.         uint32_t wpus : 1;     // [12]
    2198. 

  2198.         uint32_t dslp_en : 6;  // [18:13]
    2199. 

  2199.         uint32_t drv : 4;      // [22:19]
    2200. 

  2200.         uint32_t __31_23 : 9;  // [31:23]
    2201. 

  2201.     } b;
    2202. 

  2202. } REG_IOMUX_PAD_GPIO_3_T;
    2203. 

  2203. 

  2204. // pad_gpio_2
    2205. 

  2205. typedef union {
    2206. 

  2206.     uint32_t v;
    2207. 

  2207.     struct
    2208. 

  2208.     {
    2209. 

  2209.         uint32_t slp_oe : 1;   // [0]
    2210. 

  2210.         uint32_t slp_ie : 1;   // [1]
    2211. 

  2211.         uint32_t slp_wpdo : 1; // [2]
    2212. 

  2212.         uint32_t slp_wpu : 1;  // [3]
    2213. 

  2213.         uint32_t __5_4 : 2;    // [5:4]
    2214. 

  2214.         uint32_t wpdo : 1;     // [6]
    2215. 

  2215.         uint32_t wpu : 1;      // [7]
    2216. 

  2216.         uint32_t __10_8 : 3;   // [10:8]
    2217. 

  2217.         uint32_t se : 1;       // [11]
    2218. 

  2218.         uint32_t wpus : 1;     // [12]
    2219. 

  2219.         uint32_t dslp_en : 6;  // [18:13]
    2220. 

  2220.         uint32_t drv : 4;      // [22:19]
    2221. 

  2221.         uint32_t __31_23 : 9;  // [31:23]
    2222. 

  2222.     } b;
    2223. 

  2223. } REG_IOMUX_PAD_GPIO_2_T;
    2224. 

  2224. 

  2225. // pad_gpio_1
    2226. 

  2226. typedef union {
    2227. 

  2227.     uint32_t v;
    2228. 

  2228.     struct
    2229. 

  2229.     {
    2230. 

  2230.         uint32_t slp_oe : 1;   // [0]
    2231. 

  2231.         uint32_t slp_ie : 1;   // [1]
    2232. 

  2232.         uint32_t slp_wpdo : 1; // [2]
    2233. 

  2233.         uint32_t slp_wpu : 1;  // [3]
    2234. 

  2234.         uint32_t __5_4 : 2;    // [5:4]
    2235. 

  2235.         uint32_t wpdo : 1;     // [6]
    2236. 

  2236.         uint32_t wpu : 1;      // [7]
    2237. 

  2237.         uint32_t __10_8 : 3;   // [10:8]
    2238. 

  2238.         uint32_t se : 1;       // [11]
    2239. 

  2239.         uint32_t wpus : 1;     // [12]
    2240. 

  2240.         uint32_t dslp_en : 6;  // [18:13]
    2241. 

  2241.         uint32_t drv : 4;      // [22:19]
    2242. 

  2242.         uint32_t __31_23 : 9;  // [31:23]
    2243. 

  2243.     } b;
    2244. 

  2244. } REG_IOMUX_PAD_GPIO_1_T;
    2245. 

  2245. 

  2246. // pad_gpio_7
    2247. 

  2247. typedef union {
    2248. 

  2248.     uint32_t v;
    2249. 

  2249.     struct
    2250. 

  2250.     {
    2251. 

  2251.         uint32_t slp_oe : 1;   // [0]
    2252. 

  2252.         uint32_t slp_ie : 1;   // [1]
    2253. 

  2253.         uint32_t slp_wpdo : 1; // [2]
    2254. 

  2254.         uint32_t slp_wpu : 1;  // [3]
    2255. 

  2255.         uint32_t __5_4 : 2;    // [5:4]
    2256. 

  2256.         uint32_t wpdo : 1;     // [6]
    2257. 

  2257.         uint32_t wpu : 1;      // [7]
    2258. 

  2258.         uint32_t __10_8 : 3;   // [10:8]
    2259. 

  2259.         uint32_t se : 1;       // [11]
    2260. 

  2260.         uint32_t wpus : 1;     // [12]
    2261. 

  2261.         uint32_t dslp_en : 6;  // [18:13]
    2262. 

  2262.         uint32_t drv : 4;      // [22:19]
    2263. 

  2263.         uint32_t __31_23 : 9;  // [31:23]
    2264. 

  2264.     } b;
    2265. 

  2265. } REG_IOMUX_PAD_GPIO_7_T;
    2266. 

  2266. 

  2267. // pad_gpio_6
    2268. 

  2268. typedef union {
    2269. 

  2269.     uint32_t v;
    2270. 

  2270.     struct
    2271. 

  2271.     {
    2272. 

  2272.         uint32_t slp_oe : 1;   // [0]
    2273. 

  2273.         uint32_t slp_ie : 1;   // [1]
    2274. 

  2274.         uint32_t slp_wpdo : 1; // [2]
    2275. 

  2275.         uint32_t slp_wpu : 1;  // [3]
    2276. 

  2276.         uint32_t __5_4 : 2;    // [5:4]
    2277. 

  2277.         uint32_t wpdo : 1;     // [6]
    2278. 

  2278.         uint32_t wpu : 1;      // [7]
    2279. 

  2279.         uint32_t __10_8 : 3;   // [10:8]
    2280. 

  2280.         uint32_t se : 1;       // [11]
    2281. 

  2281.         uint32_t wpus : 1;     // [12]
    2282. 

  2282.         uint32_t dslp_en : 6;  // [18:13]
    2283. 

  2283.         uint32_t drv : 4;      // [22:19]
    2284. 

  2284.         uint32_t __31_23 : 9;  // [31:23]
    2285. 

  2285.     } b;
    2286. 

  2286. } REG_IOMUX_PAD_GPIO_6_T;
    2287. 

  2287. 

  2288. // pad_gpio_5
    2289. 

  2289. typedef union {
    2290. 

  2290.     uint32_t v;
    2291. 

  2291.     struct
    2292. 

  2292.     {
    2293. 

  2293.         uint32_t slp_oe : 1;   // [0]
    2294. 

  2294.         uint32_t slp_ie : 1;   // [1]
    2295. 

  2295.         uint32_t slp_wpdo : 1; // [2]
    2296. 

  2296.         uint32_t slp_wpu : 1;  // [3]
    2297. 

  2297.         uint32_t __5_4 : 2;    // [5:4]
    2298. 

  2298.         uint32_t wpdo : 1;     // [6]
    2299. 

  2299.         uint32_t wpu : 1;      // [7]
    2300. 

  2300.         uint32_t __10_8 : 3;   // [10:8]
    2301. 

  2301.         uint32_t se : 1;       // [11]
    2302. 

  2302.         uint32_t wpus : 1;     // [12]
    2303. 

  2303.         uint32_t dslp_en : 6;  // [18:13]
    2304. 

  2304.         uint32_t drv : 4;      // [22:19]
    2305. 

  2305.         uint32_t __31_23 : 9;  // [31:23]
    2306. 

  2306.     } b;
    2307. 

  2307. } REG_IOMUX_PAD_GPIO_5_T;
    2308. 

  2308. 

  2309. // pad_gpio_4
    2310. 

  2310. typedef union {
    2311. 

  2311.     uint32_t v;
    2312. 

  2312.     struct
    2313. 

  2313.     {
    2314. 

  2314.         uint32_t slp_oe : 1;   // [0]
    2315. 

  2315.         uint32_t slp_ie : 1;   // [1]
    2316. 

  2316.         uint32_t slp_wpdo : 1; // [2]
    2317. 

  2317.         uint32_t slp_wpu : 1;  // [3]
    2318. 

  2318.         uint32_t __5_4 : 2;    // [5:4]
    2319. 

  2319.         uint32_t wpdo : 1;     // [6]
    2320. 

  2320.         uint32_t wpu : 1;      // [7]
    2321. 

  2321.         uint32_t __10_8 : 3;   // [10:8]
    2322. 

  2322.         uint32_t se : 1;       // [11]
    2323. 

  2323.         uint32_t wpus : 1;     // [12]
    2324. 

  2324.         uint32_t dslp_en : 6;  // [18:13]
    2325. 

  2325.         uint32_t drv : 4;      // [22:19]
    2326. 

  2326.         uint32_t __31_23 : 9;  // [31:23]
    2327. 

  2327.     } b;
    2328. 

  2328. } REG_IOMUX_PAD_GPIO_4_T;
    2329. 

  2329. 

  2330. // pad_adi_sda
    2331. 

  2331. typedef union {
    2332. 

  2332.     uint32_t v;
    2333. 

  2333.     struct
    2334. 

  2334.     {
    2335. 

  2335.         uint32_t slp_oe : 1;   // [0]
    2336. 

  2336.         uint32_t slp_ie : 1;   // [1]
    2337. 

  2337.         uint32_t slp_wpdo : 1; // [2]
    2338. 

  2338.         uint32_t slp_wpu : 1;  // [3]
    2339. 

  2339.         uint32_t __5_4 : 2;    // [5:4]
    2340. 

  2340.         uint32_t wpdo : 1;     // [6]
    2341. 

  2341.         uint32_t wpu : 1;      // [7]
    2342. 

  2342.         uint32_t __10_8 : 3;   // [10:8]
    2343. 

  2343.         uint32_t se : 1;       // [11]
    2344. 

  2344.         uint32_t wpus : 1;     // [12]
    2345. 

  2345.         uint32_t dslp_en : 6;  // [18:13]
    2346. 

  2346.         uint32_t drv : 2;      // [20:19]
    2347. 

  2347.         uint32_t __31_21 : 11; // [31:21]
    2348. 

  2348.     } b;
    2349. 

  2349. } REG_IOMUX_PAD_ADI_SDA_T;
    2350. 

  2350. 

  2351. // pad_adi_scl
    2352. 

  2352. typedef union {
    2353. 

  2353.     uint32_t v;
    2354. 

  2354.     struct
    2355. 

  2355.     {
    2356. 

  2356.         uint32_t slp_oe : 1;   // [0]
    2357. 

  2357.         uint32_t slp_ie : 1;   // [1]
    2358. 

  2358.         uint32_t slp_wpdo : 1; // [2]
    2359. 

  2359.         uint32_t slp_wpu : 1;  // [3]
    2360. 

  2360.         uint32_t __5_4 : 2;    // [5:4]
    2361. 

  2361.         uint32_t wpdo : 1;     // [6]
    2362. 

  2362.         uint32_t wpu : 1;      // [7]
    2363. 

  2363.         uint32_t __10_8 : 3;   // [10:8]
    2364. 

  2364.         uint32_t se : 1;       // [11]
    2365. 

  2365.         uint32_t wpus : 1;     // [12]
    2366. 

  2366.         uint32_t dslp_en : 6;  // [18:13]
    2367. 

  2367.         uint32_t drv : 2;      // [20:19]
    2368. 

  2368.         uint32_t __31_21 : 11; // [31:21]
    2369. 

  2369.     } b;
    2370. 

  2370. } REG_IOMUX_PAD_ADI_SCL_T;
    2371. 

  2371. 

  2372. // pad_resetb
    2373. 

  2373. typedef union {
    2374. 

  2374.     uint32_t v;
    2375. 

  2375.     struct
    2376. 

  2376.     {
    2377. 

  2377.         uint32_t __5_0 : 6;    // [5:0]
    2378. 

  2378.         uint32_t wpdo : 1;     // [6]
    2379. 

  2379.         uint32_t wpu : 1;      // [7]
    2380. 

  2380.         uint32_t __10_8 : 3;   // [10:8]
    2381. 

  2381.         uint32_t se : 1;       // [11]
    2382. 

  2382.         uint32_t wpus : 1;     // [12]
    2383. 

  2383.         uint32_t __18_13 : 6;  // [18:13]
    2384. 

  2384.         uint32_t drv : 2;      // [20:19]
    2385. 

  2385.         uint32_t __31_21 : 11; // [31:21]
    2386. 

  2386.     } b;
    2387. 

  2387. } REG_IOMUX_PAD_RESETB_T;
    2388. 

  2388. 

  2389. // pad_osc_32k
    2390. 

  2390. typedef union {
    2391. 

  2391.     uint32_t v;
    2392. 

  2392.     struct
    2393. 

  2393.     {
    2394. 

  2394.         uint32_t slp_oe : 1;   // [0]
    2395. 

  2395.         uint32_t slp_ie : 1;   // [1]
    2396. 

  2396.         uint32_t slp_wpdo : 1; // [2]
    2397. 

  2397.         uint32_t slp_wpu : 1;  // [3]
    2398. 

  2398.         uint32_t __5_4 : 2;    // [5:4]
    2399. 

  2399.         uint32_t wpdo : 1;     // [6]
    2400. 

  2400.         uint32_t wpu : 1;      // [7]
    2401. 

  2401.         uint32_t __10_8 : 3;   // [10:8]
    2402. 

  2402.         uint32_t se : 1;       // [11]
    2403. 

  2403.         uint32_t wpus : 1;     // [12]
    2404. 

  2404.         uint32_t dslp_en : 6;  // [18:13]
    2405. 

  2405.         uint32_t drv : 2;      // [20:19]
    2406. 

  2406.         uint32_t __31_21 : 11; // [31:21]
    2407. 

  2407.     } b;
    2408. 

  2408. } REG_IOMUX_PAD_OSC_32K_T;
    2409. 

  2409. 

  2410. // pad_pmic_ext_int
    2411. 

  2411. typedef union {
    2412. 

  2412.     uint32_t v;
    2413. 

  2413.     struct
    2414. 

  2414.     {
    2415. 

  2415.         uint32_t slp_oe : 1;   // [0]
    2416. 

  2416.         uint32_t slp_ie : 1;   // [1]
    2417. 

  2417.         uint32_t slp_wpdo : 1; // [2]
    2418. 

  2418.         uint32_t slp_wpu : 1;  // [3]
    2419. 

  2419.         uint32_t __5_4 : 2;    // [5:4]
    2420. 

  2420.         uint32_t wpdo : 1;     // [6]
    2421. 

  2421.         uint32_t wpu : 1;      // [7]
    2422. 

  2422.         uint32_t __10_8 : 3;   // [10:8]
    2423. 

  2423.         uint32_t se : 1;       // [11]
    2424. 

  2424.         uint32_t wpus : 1;     // [12]
    2425. 

  2425.         uint32_t dslp_en : 6;  // [18:13]
    2426. 

  2426.         uint32_t drv : 2;      // [20:19]
    2427. 

  2427.         uint32_t __31_21 : 11; // [31:21]
    2428. 

  2428.     } b;
    2429. 

  2429. } REG_IOMUX_PAD_PMIC_EXT_INT_T;
    2430. 

  2430. 

  2431. // pad_chip_pd
    2432. 

  2432. typedef union {
    2433. 

  2433.     uint32_t v;
    2434. 

  2434.     struct
    2435. 

  2435.     {
    2436. 

  2436.         uint32_t slp_oe : 1;   // [0]
    2437. 

  2437.         uint32_t slp_ie : 1;   // [1]
    2438. 

  2438.         uint32_t slp_wpdo : 1; // [2]
    2439. 

  2439.         uint32_t slp_wpu : 1;  // [3]
    2440. 

  2440.         uint32_t __5_4 : 2;    // [5:4]
    2441. 

  2441.         uint32_t wpdo : 1;     // [6]
    2442. 

  2442.         uint32_t wpu : 1;      // [7]
    2443. 

  2443.         uint32_t __10_8 : 3;   // [10:8]
    2444. 

  2444.         uint32_t se : 1;       // [11]
    2445. 

  2445.         uint32_t wpus : 1;     // [12]
    2446. 

  2446.         uint32_t dslp_en : 6;  // [18:13]
    2447. 

  2447.         uint32_t drv : 2;      // [20:19]
    2448. 

  2448.         uint32_t __31_21 : 11; // [31:21]
    2449. 

  2449.     } b;
    2450. 

  2450. } REG_IOMUX_PAD_CHIP_PD_T;
    2451. 

  2451. 

  2452. // pad_clk26m_pmic
    2453. 

  2453. typedef union {
    2454. 

  2454.     uint32_t v;
    2455. 

  2455.     struct
    2456. 

  2456.     {
    2457. 

  2457.         uint32_t slp_oe : 1;   // [0]
    2458. 

  2458.         uint32_t slp_ie : 1;   // [1]
    2459. 

  2459.         uint32_t slp_wpdo : 1; // [2]
    2460. 

  2460.         uint32_t slp_wpu : 1;  // [3]
    2461. 

  2461.         uint32_t __5_4 : 2;    // [5:4]
    2462. 

  2462.         uint32_t wpdo : 1;     // [6]
    2463. 

  2463.         uint32_t wpu : 1;      // [7]
    2464. 

  2464.         uint32_t __10_8 : 3;   // [10:8]
    2465. 

  2465.         uint32_t se : 1;       // [11]
    2466. 

  2466.         uint32_t wpus : 1;     // [12]
    2467. 

  2467.         uint32_t dslp_en : 6;  // [18:13]
    2468. 

  2468.         uint32_t drv : 2;      // [20:19]
    2469. 

  2469.         uint32_t __31_21 : 11; // [31:21]
    2470. 

  2470.     } b;
    2471. 

  2471. } REG_IOMUX_PAD_CLK26M_PMIC_T;
    2472. 

  2472. 

  2473. // pad_sim_1_rst
    2474. 

  2474. typedef union {
    2475. 

  2475.     uint32_t v;
    2476. 

  2476.     struct
    2477. 

  2477.     {
    2478. 

  2478.         uint32_t slp_oe : 1;   // [0]
    2479. 

  2479.         uint32_t slp_ie : 1;   // [1]
    2480. 

  2480.         uint32_t slp_wpdo : 1; // [2]
    2481. 

  2481.         uint32_t slp_wpu : 1;  // [3]
    2482. 

  2482.         uint32_t __5_4 : 2;    // [5:4]
    2483. 

  2483.         uint32_t wpdo : 1;     // [6]
    2484. 

  2484.         uint32_t wpu : 1;      // [7]
    2485. 

  2485.         uint32_t __10_8 : 3;   // [10:8]
    2486. 

  2486.         uint32_t se : 1;       // [11]
    2487. 

  2487.         uint32_t wpus : 1;     // [12]
    2488. 

  2488.         uint32_t dslp_en : 6;  // [18:13]
    2489. 

  2489.         uint32_t drv : 4;      // [22:19]
    2490. 

  2490.         uint32_t __31_23 : 9;  // [31:23]
    2491. 

  2491.     } b;
    2492. 

  2492. } REG_IOMUX_PAD_SIM_1_RST_T;
    2493. 

  2493. 

  2494. // pad_sim_1_dio
    2495. 

  2495. typedef union {
    2496. 

  2496.     uint32_t v;
    2497. 

  2497.     struct
    2498. 

  2498.     {
    2499. 

  2499.         uint32_t slp_oe : 1;   // [0]
    2500. 

  2500.         uint32_t slp_ie : 1;   // [1]
    2501. 

  2501.         uint32_t slp_wpdo : 1; // [2]
    2502. 

  2502.         uint32_t slp_wpu : 1;  // [3]
    2503. 

  2503.         uint32_t __5_4 : 2;    // [5:4]
    2504. 

  2504.         uint32_t wpdo : 1;     // [6]
    2505. 

  2505.         uint32_t wpu : 1;      // [7]
    2506. 

  2506.         uint32_t __10_8 : 3;   // [10:8]
    2507. 

  2507.         uint32_t se : 1;       // [11]
    2508. 

  2508.         uint32_t wpus : 1;     // [12]
    2509. 

  2509.         uint32_t dslp_en : 6;  // [18:13]
    2510. 

  2510.         uint32_t drv : 4;      // [22:19]
    2511. 

  2511.         uint32_t __31_23 : 9;  // [31:23]
    2512. 

  2512.     } b;
    2513. 

  2513. } REG_IOMUX_PAD_SIM_1_DIO_T;
    2514. 

  2514. 

  2515. // pad_sim_1_clk
    2516. 

  2516. typedef union {
    2517. 

  2517.     uint32_t v;
    2518. 

  2518.     struct
    2519. 

  2519.     {
    2520. 

  2520.         uint32_t slp_oe : 1;   // [0]
    2521. 

  2521.         uint32_t slp_ie : 1;   // [1]
    2522. 

  2522.         uint32_t slp_wpdo : 1; // [2]
    2523. 

  2523.         uint32_t slp_wpu : 1;  // [3]
    2524. 

  2524.         uint32_t __5_4 : 2;    // [5:4]
    2525. 

  2525.         uint32_t wpdo : 1;     // [6]
    2526. 

  2526.         uint32_t wpu : 1;      // [7]
    2527. 

  2527.         uint32_t __10_8 : 3;   // [10:8]
    2528. 

  2528.         uint32_t se : 1;       // [11]
    2529. 

  2529.         uint32_t wpus : 1;     // [12]
    2530. 

  2530.         uint32_t dslp_en : 6;  // [18:13]
    2531. 

  2531.         uint32_t drv : 4;      // [22:19]
    2532. 

  2532.         uint32_t __31_23 : 9;  // [31:23]
    2533. 

  2533.     } b;
    2534. 

  2534. } REG_IOMUX_PAD_SIM_1_CLK_T;
    2535. 

  2535. 

  2536. // pad_sim_0_rst
    2537. 

  2537. typedef union {
    2538. 

  2538.     uint32_t v;
    2539. 

  2539.     struct
    2540. 

  2540.     {
    2541. 

  2541.         uint32_t slp_oe : 1;   // [0]
    2542. 

  2542.         uint32_t slp_ie : 1;   // [1]
    2543. 

  2543.         uint32_t slp_wpdo : 1; // [2]
    2544. 

  2544.         uint32_t slp_wpu : 1;  // [3]
    2545. 

  2545.         uint32_t __5_4 : 2;    // [5:4]
    2546. 

  2546.         uint32_t wpdo : 1;     // [6]
    2547. 

  2547.         uint32_t wpu : 1;      // [7]
    2548. 

  2548.         uint32_t __10_8 : 3;   // [10:8]
    2549. 

  2549.         uint32_t se : 1;       // [11]
    2550. 

  2550.         uint32_t wpus : 1;     // [12]
    2551. 

  2551.         uint32_t dslp_en : 6;  // [18:13]
    2552. 

  2552.         uint32_t drv : 4;      // [22:19]
    2553. 

  2553.         uint32_t __31_23 : 9;  // [31:23]
    2554. 

  2554.     } b;
    2555. 

  2555. } REG_IOMUX_PAD_SIM_0_RST_T;
    2556. 

  2556. 

  2557. // pad_sim_0_dio
    2558. 

  2558. typedef union {
    2559. 

  2559.     uint32_t v;
    2560. 

  2560.     struct
    2561. 

  2561.     {
    2562. 

  2562.         uint32_t slp_oe : 1;   // [0]
    2563. 

  2563.         uint32_t slp_ie : 1;   // [1]
    2564. 

  2564.         uint32_t slp_wpdo : 1; // [2]
    2565. 

  2565.         uint32_t slp_wpu : 1;  // [3]
    2566. 

  2566.         uint32_t __5_4 : 2;    // [5:4]
    2567. 

  2567.         uint32_t wpdo : 1;     // [6]
    2568. 

  2568.         uint32_t wpu : 1;      // [7]
    2569. 

  2569.         uint32_t __10_8 : 3;   // [10:8]
    2570. 

  2570.         uint32_t se : 1;       // [11]
    2571. 

  2571.         uint32_t wpus : 1;     // [12]
    2572. 

  2572.         uint32_t dslp_en : 6;  // [18:13]
    2573. 

  2573.         uint32_t drv : 4;      // [22:19]
    2574. 

  2574.         uint32_t __31_23 : 9;  // [31:23]
    2575. 

  2575.     } b;
    2576. 

  2576. } REG_IOMUX_PAD_SIM_0_DIO_T;
    2577. 

  2577. 

  2578. // pad_sim_0_clk
    2579. 

  2579. typedef union {
    2580. 

  2580.     uint32_t v;
    2581. 

  2581.     struct
    2582. 

  2582.     {
    2583. 

  2583.         uint32_t slp_oe : 1;   // [0]
    2584. 

  2584.         uint32_t slp_ie : 1;   // [1]
    2585. 

  2585.         uint32_t slp_wpdo : 1; // [2]
    2586. 

  2586.         uint32_t slp_wpu : 1;  // [3]
    2587. 

  2587.         uint32_t __5_4 : 2;    // [5:4]
    2588. 

  2588.         uint32_t wpdo : 1;     // [6]
    2589. 

  2589.         uint32_t wpu : 1;      // [7]
    2590. 

  2590.         uint32_t __10_8 : 3;   // [10:8]
    2591. 

  2591.         uint32_t se : 1;       // [11]
    2592. 

  2592.         uint32_t wpus : 1;     // [12]
    2593. 

  2593.         uint32_t dslp_en : 6;  // [18:13]
    2594. 

  2594.         uint32_t drv : 4;      // [22:19]
    2595. 

  2595.         uint32_t __31_23 : 9;  // [31:23]
    2596. 

  2596.     } b;
    2597. 

  2597. } REG_IOMUX_PAD_SIM_0_CLK_T;
    2598. 

  2598. 

  2599. // pad_sw_clk
    2600. 

  2600. typedef union {
    2601. 

  2601.     uint32_t v;
    2602. 

  2602.     struct
    2603. 

  2603.     {
    2604. 

  2604.         uint32_t slp_oe : 1;   // [0]
    2605. 

  2605.         uint32_t slp_ie : 1;   // [1]
    2606. 

  2606.         uint32_t slp_wpdo : 1; // [2]
    2607. 

  2607.         uint32_t slp_wpu : 1;  // [3]
    2608. 

  2608.         uint32_t __5_4 : 2;    // [5:4]
    2609. 

  2609.         uint32_t wpdo : 1;     // [6]
    2610. 

  2610.         uint32_t wpu : 1;      // [7]
    2611. 

  2611.         uint32_t __10_8 : 3;   // [10:8]
    2612. 

  2612.         uint32_t se : 1;       // [11]
    2613. 

  2613.         uint32_t wpus : 1;     // [12]
    2614. 

  2614.         uint32_t dslp_en : 6;  // [18:13]
    2615. 

  2615.         uint32_t drv : 2;      // [20:19]
    2616. 

  2616.         uint32_t __31_21 : 11; // [31:21]
    2617. 

  2617.     } b;
    2618. 

  2618. } REG_IOMUX_PAD_SW_CLK_T;
    2619. 

  2619. 

  2620. // pad_sw_dio
    2621. 

  2621. typedef union {
    2622. 

  2622.     uint32_t v;
    2623. 

  2623.     struct
    2624. 

  2624.     {
    2625. 

  2625.         uint32_t slp_oe : 1;   // [0]
    2626. 

  2626.         uint32_t slp_ie : 1;   // [1]
    2627. 

  2627.         uint32_t slp_wpdo : 1; // [2]
    2628. 

  2628.         uint32_t slp_wpu : 1;  // [3]
    2629. 

  2629.         uint32_t __5_4 : 2;    // [5:4]
    2630. 

  2630.         uint32_t wpdo : 1;     // [6]
    2631. 

  2631.         uint32_t wpu : 1;      // [7]
    2632. 

  2632.         uint32_t __10_8 : 3;   // [10:8]
    2633. 

  2633.         uint32_t se : 1;       // [11]
    2634. 

  2634.         uint32_t wpus : 1;     // [12]
    2635. 

  2635.         uint32_t dslp_en : 6;  // [18:13]
    2636. 

  2636.         uint32_t drv : 2;      // [20:19]
    2637. 

  2637.         uint32_t __31_21 : 11; // [31:21]
    2638. 

  2638.     } b;
    2639. 

  2639. } REG_IOMUX_PAD_SW_DIO_T;
    2640. 

  2640. 

  2641. // pad_debug_host_tx
    2642. 

  2642. typedef union {
    2643. 

  2643.     uint32_t v;
    2644. 

  2644.     struct
    2645. 

  2645.     {
    2646. 

  2646.         uint32_t slp_oe : 1;   // [0]
    2647. 

  2647.         uint32_t slp_ie : 1;   // [1]
    2648. 

  2648.         uint32_t slp_wpdo : 1; // [2]
    2649. 

  2649.         uint32_t slp_wpu : 1;  // [3]
    2650. 

  2650.         uint32_t __5_4 : 2;    // [5:4]
    2651. 

  2651.         uint32_t wpdo : 1;     // [6]
    2652. 

  2652.         uint32_t wpu : 1;      // [7]
    2653. 

  2653.         uint32_t __10_8 : 3;   // [10:8]
    2654. 

  2654.         uint32_t se : 1;       // [11]
    2655. 

  2655.         uint32_t wpus : 1;     // [12]
    2656. 

  2656.         uint32_t dslp_en : 6;  // [18:13]
    2657. 

  2657.         uint32_t drv : 2;      // [20:19]
    2658. 

  2658.         uint32_t __31_21 : 11; // [31:21]
    2659. 

  2659.     } b;
    2660. 

  2660. } REG_IOMUX_PAD_DEBUG_HOST_TX_T;
    2661. 

  2661. 

  2662. // pad_debug_host_rx
    2663. 

  2663. typedef union {
    2664. 

  2664.     uint32_t v;
    2665. 

  2665.     struct
    2666. 

  2666.     {
    2667. 

  2667.         uint32_t slp_oe : 1;      // [0]
    2668. 

  2668.         uint32_t slp_ie : 1;      // [1]
    2669. 

  2669.         uint32_t slp_wpdo : 1;    // [2]
    2670. 

  2670.         uint32_t slp_wpu : 1;     // [3]
    2671. 

  2671.         uint32_t __5_4 : 2;       // [5:4]
    2672. 

  2672.         uint32_t wpdo : 1;        // [6]
    2673. 

  2673.         uint32_t wpu : 1;         // [7]
    2674. 

  2674.         uint32_t __9_8 : 2;       // [9:8]
    2675. 

  2675.         uint32_t padi_switch : 1; // [10]
    2676. 

  2676.         uint32_t se : 1;          // [11]
    2677. 

  2677.         uint32_t wpus : 1;        // [12]
    2678. 

  2678.         uint32_t dslp_en : 6;     // [18:13]
    2679. 

  2679.         uint32_t drv : 2;         // [20:19]
    2680. 

  2680.         uint32_t __31_21 : 11;    // [31:21]
    2681. 

  2681.     } b;
    2682. 

  2682. } REG_IOMUX_PAD_DEBUG_HOST_RX_T;
    2683. 

  2683. 

  2684. // pad_debug_host_clk
    2685. 

  2685. typedef union {
    2686. 

  2686.     uint32_t v;
    2687. 

  2687.     struct
    2688. 

  2688.     {
    2689. 

  2689.         uint32_t slp_oe : 1;      // [0]
    2690. 

  2690.         uint32_t slp_ie : 1;      // [1]
    2691. 

  2691.         uint32_t slp_wpdo : 1;    // [2]
    2692. 

  2692.         uint32_t slp_wpu : 1;     // [3]
    2693. 

  2693.         uint32_t __5_4 : 2;       // [5:4]
    2694. 

  2694.         uint32_t wpdo : 1;        // [6]
    2695. 

  2695.         uint32_t wpu : 1;         // [7]
    2696. 

  2696.         uint32_t __9_8 : 2;       // [9:8]
    2697. 

  2697.         uint32_t padi_switch : 1; // [10]
    2698. 

  2698.         uint32_t se : 1;          // [11]
    2699. 

  2699.         uint32_t wpus : 1;        // [12]
    2700. 

  2700.         uint32_t dslp_en : 6;     // [18:13]
    2701. 

  2701.         uint32_t drv : 2;         // [20:19]
    2702. 

  2702.         uint32_t __31_21 : 11;    // [31:21]
    2703. 

  2703.     } b;
    2704. 

  2704. } REG_IOMUX_PAD_DEBUG_HOST_CLK_T;
    2705. 

  2705. 

  2706. // pad_camera_rst_l
    2707. 

  2707. typedef union {
    2708. 

  2708.     uint32_t v;
    2709. 

  2709.     struct
    2710. 

  2710.     {
    2711. 

  2711.         uint32_t slp_oe : 1;      // [0]
    2712. 

  2712.         uint32_t slp_ie : 1;      // [1]
    2713. 

  2713.         uint32_t slp_wpdo : 1;    // [2]
    2714. 

  2714.         uint32_t slp_wpu : 1;     // [3]
    2715. 

  2715.         uint32_t __5_4 : 2;       // [5:4]
    2716. 

  2716.         uint32_t wpdo : 1;        // [6]
    2717. 

  2717.         uint32_t wpu : 1;         // [7]
    2718. 

  2718.         uint32_t __9_8 : 2;       // [9:8]
    2719. 

  2719.         uint32_t padi_switch : 1; // [10]
    2720. 

  2720.         uint32_t se : 1;          // [11]
    2721. 

  2721.         uint32_t wpus : 1;        // [12]
    2722. 

  2722.         uint32_t dslp_en : 6;     // [18:13]
    2723. 

  2723.         uint32_t drv : 2;         // [20:19]
    2724. 

  2724.         uint32_t __31_21 : 11;    // [31:21]
    2725. 

  2725.     } b;
    2726. 

  2726. } REG_IOMUX_PAD_CAMERA_RST_L_T;
    2727. 

  2727. 

  2728. // pad_spi_camera_sck
    2729. 

  2729. typedef union {
    2730. 

  2730.     uint32_t v;
    2731. 

  2731.     struct
    2732. 

  2732.     {
    2733. 

  2733.         uint32_t slp_oe : 1;      // [0]
    2734. 

  2734.         uint32_t slp_ie : 1;      // [1]
    2735. 

  2735.         uint32_t slp_wpdo : 1;    // [2]
    2736. 

  2736.         uint32_t slp_wpu : 1;     // [3]
    2737. 

  2737.         uint32_t __5_4 : 2;       // [5:4]
    2738. 

  2738.         uint32_t wpdo : 1;        // [6]
    2739. 

  2739.         uint32_t wpu : 1;         // [7]
    2740. 

  2740.         uint32_t __9_8 : 2;       // [9:8]
    2741. 

  2741.         uint32_t padi_switch : 1; // [10]
    2742. 

  2742.         uint32_t se : 1;          // [11]
    2743. 

  2743.         uint32_t wpus : 1;        // [12]
    2744. 

  2744.         uint32_t dslp_en : 6;     // [18:13]
    2745. 

  2745.         uint32_t drv : 2;         // [20:19]
    2746. 

  2746.         uint32_t __31_21 : 11;    // [31:21]
    2747. 

  2747.     } b;
    2748. 

  2748. } REG_IOMUX_PAD_SPI_CAMERA_SCK_T;
    2749. 

  2749. 

  2750. // pad_spi_camera_si_1
    2751. 

  2751. typedef union {
    2752. 

  2752.     uint32_t v;
    2753. 

  2753.     struct
    2754. 

  2754.     {
    2755. 

  2755.         uint32_t slp_oe : 1;      // [0]
    2756. 

  2756.         uint32_t slp_ie : 1;      // [1]
    2757. 

  2757.         uint32_t slp_wpdo : 1;    // [2]
    2758. 

  2758.         uint32_t slp_wpu : 1;     // [3]
    2759. 

  2759.         uint32_t __5_4 : 2;       // [5:4]
    2760. 

  2760.         uint32_t wpdo : 1;        // [6]
    2761. 

  2761.         uint32_t wpu : 1;         // [7]
    2762. 

  2762.         uint32_t __9_8 : 2;       // [9:8]
    2763. 

  2763.         uint32_t padi_switch : 1; // [10]
    2764. 

  2764.         uint32_t se : 1;          // [11]
    2765. 

  2765.         uint32_t wpus : 1;        // [12]
    2766. 

  2766.         uint32_t dslp_en : 6;     // [18:13]
    2767. 

  2767.         uint32_t drv : 2;         // [20:19]
    2768. 

  2768.         uint32_t __31_21 : 11;    // [31:21]
    2769. 

  2769.     } b;
    2770. 

  2770. } REG_IOMUX_PAD_SPI_CAMERA_SI_1_T;
    2771. 

  2771. 

  2772. // pad_spi_camera_si_0
    2773. 

  2773. typedef union {
    2774. 

  2774.     uint32_t v;
    2775. 

  2775.     struct
    2776. 

  2776.     {
    2777. 

  2777.         uint32_t slp_oe : 1;      // [0]
    2778. 

  2778.         uint32_t slp_ie : 1;      // [1]
    2779. 

  2779.         uint32_t slp_wpdo : 1;    // [2]
    2780. 

  2780.         uint32_t slp_wpu : 1;     // [3]
    2781. 

  2781.         uint32_t __5_4 : 2;       // [5:4]
    2782. 

  2782.         uint32_t wpdo : 1;        // [6]
    2783. 

  2783.         uint32_t wpu : 1;         // [7]
    2784. 

  2784.         uint32_t __9_8 : 2;       // [9:8]
    2785. 

  2785.         uint32_t padi_switch : 1; // [10]
    2786. 

  2786.         uint32_t se : 1;          // [11]
    2787. 

  2787.         uint32_t wpus : 1;        // [12]
    2788. 

  2788.         uint32_t dslp_en : 6;     // [18:13]
    2789. 

  2789.         uint32_t drv : 2;         // [20:19]
    2790. 

  2790.         uint32_t __31_21 : 11;    // [31:21]
    2791. 

  2791.     } b;
    2792. 

  2792. } REG_IOMUX_PAD_SPI_CAMERA_SI_0_T;
    2793. 

  2793. 

  2794. // pad_camera_ref_clk
    2795. 

  2795. typedef union {
    2796. 

  2796.     uint32_t v;
    2797. 

  2797.     struct
    2798. 

  2798.     {
    2799. 

  2799.         uint32_t slp_oe : 1;   // [0]
    2800. 

  2800.         uint32_t slp_ie : 1;   // [1]
    2801. 

  2801.         uint32_t slp_wpdo : 1; // [2]
    2802. 

  2802.         uint32_t slp_wpu : 1;  // [3]
    2803. 

  2803.         uint32_t __5_4 : 2;    // [5:4]
    2804. 

  2804.         uint32_t wpdo : 1;     // [6]
    2805. 

  2805.         uint32_t wpu : 1;      // [7]
    2806. 

  2806.         uint32_t __10_8 : 3;   // [10:8]
    2807. 

  2807.         uint32_t se : 1;       // [11]
    2808. 

  2808.         uint32_t wpus : 1;     // [12]
    2809. 

  2809.         uint32_t dslp_en : 6;  // [18:13]
    2810. 

  2810.         uint32_t drv : 2;      // [20:19]
    2811. 

  2811.         uint32_t __31_21 : 11; // [31:21]
    2812. 

  2812.     } b;
    2813. 

  2813. } REG_IOMUX_PAD_CAMERA_REF_CLK_T;
    2814. 

  2814. 

  2815. // pad_camera_pwdn
    2816. 

  2816. typedef union {
    2817. 

  2817.     uint32_t v;
    2818. 

  2818.     struct
    2819. 

  2819.     {
    2820. 

  2820.         uint32_t slp_oe : 1;   // [0]
    2821. 

  2821.         uint32_t slp_ie : 1;   // [1]
    2822. 

  2822.         uint32_t slp_wpdo : 1; // [2]
    2823. 

  2823.         uint32_t slp_wpu : 1;  // [3]
    2824. 

  2824.         uint32_t __5_4 : 2;    // [5:4]
    2825. 

  2825.         uint32_t wpdo : 1;     // [6]
    2826. 

  2826.         uint32_t wpu : 1;      // [7]
    2827. 

  2827.         uint32_t __10_8 : 3;   // [10:8]
    2828. 

  2828.         uint32_t se : 1;       // [11]
    2829. 

  2829.         uint32_t wpus : 1;     // [12]
    2830. 

  2830.         uint32_t dslp_en : 6;  // [18:13]
    2831. 

  2831.         uint32_t drv : 2;      // [20:19]
    2832. 

  2832.         uint32_t __31_21 : 11; // [31:21]
    2833. 

  2833.     } b;
    2834. 

  2834. } REG_IOMUX_PAD_CAMERA_PWDN_T;
    2835. 

  2835. 

  2836. // pad_i2s_sdat_i
    2837. 

  2837. typedef union {
    2838. 

  2838.     uint32_t v;
    2839. 

  2839.     struct
    2840. 

  2840.     {
    2841. 

  2841.         uint32_t slp_oe : 1;   // [0]
    2842. 

  2842.         uint32_t slp_ie : 1;   // [1]
    2843. 

  2843.         uint32_t slp_wpdo : 1; // [2]
    2844. 

  2844.         uint32_t slp_wpu : 1;  // [3]
    2845. 

  2845.         uint32_t __5_4 : 2;    // [5:4]
    2846. 

  2846.         uint32_t wpdo : 1;     // [6]
    2847. 

  2847.         uint32_t wpu : 1;      // [7]
    2848. 

  2848.         uint32_t __10_8 : 3;   // [10:8]
    2849. 

  2849.         uint32_t se : 1;       // [11]
    2850. 

  2850.         uint32_t wpus : 1;     // [12]
    2851. 

  2851.         uint32_t dslp_en : 6;  // [18:13]
    2852. 

  2852.         uint32_t drv : 2;      // [20:19]
    2853. 

  2853.         uint32_t __31_21 : 11; // [31:21]
    2854. 

  2854.     } b;
    2855. 

  2855. } REG_IOMUX_PAD_I2S_SDAT_I_T;
    2856. 

  2856. 

  2857. // pad_i2s1_sdat_o
    2858. 

  2858. typedef union {
    2859. 

  2859.     uint32_t v;
    2860. 

  2860.     struct
    2861. 

  2861.     {
    2862. 

  2862.         uint32_t slp_oe : 1;   // [0]
    2863. 

  2863.         uint32_t slp_ie : 1;   // [1]
    2864. 

  2864.         uint32_t slp_wpdo : 1; // [2]
    2865. 

  2865.         uint32_t slp_wpu : 1;  // [3]
    2866. 

  2866.         uint32_t __5_4 : 2;    // [5:4]
    2867. 

  2867.         uint32_t wpdo : 1;     // [6]
    2868. 

  2868.         uint32_t wpu : 1;      // [7]
    2869. 

  2869.         uint32_t __10_8 : 3;   // [10:8]
    2870. 

  2870.         uint32_t se : 1;       // [11]
    2871. 

  2871.         uint32_t wpus : 1;     // [12]
    2872. 

  2872.         uint32_t dslp_en : 6;  // [18:13]
    2873. 

  2873.         uint32_t drv : 2;      // [20:19]
    2874. 

  2874.         uint32_t __31_21 : 11; // [31:21]
    2875. 

  2875.     } b;
    2876. 

  2876. } REG_IOMUX_PAD_I2S1_SDAT_O_T;
    2877. 

  2877. 

  2878. // pad_i2s1_lrck
    2879. 

  2879. typedef union {
    2880. 

  2880.     uint32_t v;
    2881. 

  2881.     struct
    2882. 

  2882.     {
    2883. 

  2883.         uint32_t slp_oe : 1;   // [0]
    2884. 

  2884.         uint32_t slp_ie : 1;   // [1]
    2885. 

  2885.         uint32_t slp_wpdo : 1; // [2]
    2886. 

  2886.         uint32_t slp_wpu : 1;  // [3]
    2887. 

  2887.         uint32_t __5_4 : 2;    // [5:4]
    2888. 

  2888.         uint32_t wpdo : 1;     // [6]
    2889. 

  2889.         uint32_t wpu : 1;      // [7]
    2890. 

  2890.         uint32_t __10_8 : 3;   // [10:8]
    2891. 

  2891.         uint32_t se : 1;       // [11]
    2892. 

  2892.         uint32_t wpus : 1;     // [12]
    2893. 

  2893.         uint32_t dslp_en : 6;  // [18:13]
    2894. 

  2894.         uint32_t drv : 2;      // [20:19]
    2895. 

  2895.         uint32_t __31_21 : 11; // [31:21]
    2896. 

  2896.     } b;
    2897. 

  2897. } REG_IOMUX_PAD_I2S1_LRCK_T;
    2898. 

  2898. 

  2899. // pad_i2s1_bck
    2900. 

  2900. typedef union {
    2901. 

  2901.     uint32_t v;
    2902. 

  2902.     struct
    2903. 

  2903.     {
    2904. 

  2904.         uint32_t slp_oe : 1;   // [0]
    2905. 

  2905.         uint32_t slp_ie : 1;   // [1]
    2906. 

  2906.         uint32_t slp_wpdo : 1; // [2]
    2907. 

  2907.         uint32_t slp_wpu : 1;  // [3]
    2908. 

  2908.         uint32_t __5_4 : 2;    // [5:4]
    2909. 

  2909.         uint32_t wpdo : 1;     // [6]
    2910. 

  2910.         uint32_t wpu : 1;      // [7]
    2911. 

  2911.         uint32_t __10_8 : 3;   // [10:8]
    2912. 

  2912.         uint32_t se : 1;       // [11]
    2913. 

  2913.         uint32_t wpus : 1;     // [12]
    2914. 

  2914.         uint32_t dslp_en : 6;  // [18:13]
    2915. 

  2915.         uint32_t drv : 2;      // [20:19]
    2916. 

  2916.         uint32_t __31_21 : 11; // [31:21]
    2917. 

  2917.     } b;
    2918. 

  2918. } REG_IOMUX_PAD_I2S1_BCK_T;
    2919. 

  2919. 

  2920. // pad_i2s1_mclk
    2921. 

  2921. typedef union {
    2922. 

  2922.     uint32_t v;
    2923. 

  2923.     struct
    2924. 

  2924.     {
    2925. 

  2925.         uint32_t slp_oe : 1;   // [0]
    2926. 

  2926.         uint32_t slp_ie : 1;   // [1]
    2927. 

  2927.         uint32_t slp_wpdo : 1; // [2]
    2928. 

  2928.         uint32_t slp_wpu : 1;  // [3]
    2929. 

  2929.         uint32_t __5_4 : 2;    // [5:4]
    2930. 

  2930.         uint32_t wpdo : 1;     // [6]
    2931. 

  2931.         uint32_t wpu : 1;      // [7]
    2932. 

  2932.         uint32_t __10_8 : 3;   // [10:8]
    2933. 

  2933.         uint32_t se : 1;       // [11]
    2934. 

  2934.         uint32_t wpus : 1;     // [12]
    2935. 

  2935.         uint32_t dslp_en : 6;  // [18:13]
    2936. 

  2936.         uint32_t drv : 2;      // [20:19]
    2937. 

  2937.         uint32_t __31_21 : 11; // [31:21]
    2938. 

  2938.     } b;
    2939. 

  2939. } REG_IOMUX_PAD_I2S1_MCLK_T;
    2940. 

  2940. 

  2941. // pad_i2c_m2_scl
    2942. 

  2942. typedef union {
    2943. 

  2943.     uint32_t v;
    2944. 

  2944.     struct
    2945. 

  2945.     {
    2946. 

  2946.         uint32_t slp_oe : 1;   // [0]
    2947. 

  2947.         uint32_t slp_ie : 1;   // [1]
    2948. 

  2948.         uint32_t slp_wpdo : 1; // [2]
    2949. 

  2949.         uint32_t slp_wpu : 1;  // [3]
    2950. 

  2950.         uint32_t __5_4 : 2;    // [5:4]
    2951. 

  2951.         uint32_t wpdo : 1;     // [6]
    2952. 

  2952.         uint32_t wpu : 1;      // [7]
    2953. 

  2953.         uint32_t __10_8 : 3;   // [10:8]
    2954. 

  2954.         uint32_t se : 1;       // [11]
    2955. 

  2955.         uint32_t wpus : 1;     // [12]
    2956. 

  2956.         uint32_t dslp_en : 6;  // [18:13]
    2957. 

  2957.         uint32_t drv : 2;      // [20:19]
    2958. 

  2958.         uint32_t __31_21 : 11; // [31:21]
    2959. 

  2959.     } b;
    2960. 

  2960. } REG_IOMUX_PAD_I2C_M2_SCL_T;
    2961. 

  2961. 

  2962. // pad_i2c_m2_sda
    2963. 

  2963. typedef union {
    2964. 

  2964.     uint32_t v;
    2965. 

  2965.     struct
    2966. 

  2966.     {
    2967. 

  2967.         uint32_t slp_oe : 1;   // [0]
    2968. 

  2968.         uint32_t slp_ie : 1;   // [1]
    2969. 

  2969.         uint32_t slp_wpdo : 1; // [2]
    2970. 

  2970.         uint32_t slp_wpu : 1;  // [3]
    2971. 

  2971.         uint32_t __5_4 : 2;    // [5:4]
    2972. 

  2972.         uint32_t wpdo : 1;     // [6]
    2973. 

  2973.         uint32_t wpu : 1;      // [7]
    2974. 

  2974.         uint32_t __10_8 : 3;   // [10:8]
    2975. 

  2975.         uint32_t se : 1;       // [11]
    2976. 

  2976.         uint32_t wpus : 1;     // [12]
    2977. 

  2977.         uint32_t dslp_en : 6;  // [18:13]
    2978. 

  2978.         uint32_t drv : 2;      // [20:19]
    2979. 

  2979.         uint32_t __31_21 : 11; // [31:21]
    2980. 

  2980.     } b;
    2981. 

  2981. } REG_IOMUX_PAD_I2C_M2_SDA_T;
    2982. 

  2982. 

  2983. // pad_nand_sel
    2984. 

  2984. typedef union {
    2985. 

  2985.     uint32_t v;
    2986. 

  2986.     struct
    2987. 

  2987.     {
    2988. 

  2988.         uint32_t slp_oe : 1;   // [0]
    2989. 

  2989.         uint32_t slp_ie : 1;   // [1]
    2990. 

  2990.         uint32_t slp_wpdo : 1; // [2]
    2991. 

  2991.         uint32_t slp_wpu : 1;  // [3]
    2992. 

  2992.         uint32_t __5_4 : 2;    // [5:4]
    2993. 

  2993.         uint32_t wpdo : 1;     // [6]
    2994. 

  2994.         uint32_t wpu : 1;      // [7]
    2995. 

  2995.         uint32_t __10_8 : 3;   // [10:8]
    2996. 

  2996.         uint32_t se : 1;       // [11]
    2997. 

  2997.         uint32_t wpus : 1;     // [12]
    2998. 

  2998.         uint32_t dslp_en : 6;  // [18:13]
    2999. 

  2999.         uint32_t drv : 2;      // [20:19]
    3000. 

  3000.         uint32_t __31_21 : 11; // [31:21]
    3001. 

  3001.     } b;
    3002. 

  3002. } REG_IOMUX_PAD_NAND_SEL_T;
    3003. 

  3003. 

  3004. // pad_keyout_3
    3005. 

  3005. typedef union {
    3006. 

  3006.     uint32_t v;
    3007. 

  3007.     struct
    3008. 

  3008.     {
    3009. 

  3009.         uint32_t slp_oe : 1;   // [0]
    3010. 

  3010.         uint32_t slp_ie : 1;   // [1]
    3011. 

  3011.         uint32_t slp_wpdo : 1; // [2]
    3012. 

  3012.         uint32_t slp_wpu : 1;  // [3]
    3013. 

  3013.         uint32_t __5_4 : 2;    // [5:4]
    3014. 

  3014.         uint32_t wpdo : 1;     // [6]
    3015. 

  3015.         uint32_t wpu : 1;      // [7]
    3016. 

  3016.         uint32_t __10_8 : 3;   // [10:8]
    3017. 

  3017.         uint32_t se : 1;       // [11]
    3018. 

  3018.         uint32_t wpus : 1;     // [12]
    3019. 

  3019.         uint32_t dslp_en : 6;  // [18:13]
    3020. 

  3020.         uint32_t drv : 4;      // [22:19]
    3021. 

  3021.         uint32_t __31_23 : 9;  // [31:23]
    3022. 

  3022.     } b;
    3023. 

  3023. } REG_IOMUX_PAD_KEYOUT_3_T;
    3024. 

  3024. 

  3025. // pad_keyout_2
    3026. 

  3026. typedef union {
    3027. 

  3027.     uint32_t v;
    3028. 

  3028.     struct
    3029. 

  3029.     {
    3030. 

  3030.         uint32_t slp_oe : 1;   // [0]
    3031. 

  3031.         uint32_t slp_ie : 1;   // [1]
    3032. 

  3032.         uint32_t slp_wpdo : 1; // [2]
    3033. 

  3033.         uint32_t slp_wpu : 1;  // [3]
    3034. 

  3034.         uint32_t __5_4 : 2;    // [5:4]
    3035. 

  3035.         uint32_t wpdo : 1;     // [6]
    3036. 

  3036.         uint32_t wpu : 1;      // [7]
    3037. 

  3037.         uint32_t __10_8 : 3;   // [10:8]
    3038. 

  3038.         uint32_t se : 1;       // [11]
    3039. 

  3039.         uint32_t wpus : 1;     // [12]
    3040. 

  3040.         uint32_t dslp_en : 6;  // [18:13]
    3041. 

  3041.         uint32_t drv : 4;      // [22:19]
    3042. 

  3042.         uint32_t __31_23 : 9;  // [31:23]
    3043. 

  3043.     } b;
    3044. 

  3044. } REG_IOMUX_PAD_KEYOUT_2_T;
    3045. 

  3045. 

  3046. // pad_keyout_1
    3047. 

  3047. typedef union {
    3048. 

  3048.     uint32_t v;
    3049. 

  3049.     struct
    3050. 

  3050.     {
    3051. 

  3051.         uint32_t slp_oe : 1;   // [0]
    3052. 

  3052.         uint32_t slp_ie : 1;   // [1]
    3053. 

  3053.         uint32_t slp_wpdo : 1; // [2]
    3054. 

  3054.         uint32_t slp_wpu : 1;  // [3]
    3055. 

  3055.         uint32_t __5_4 : 2;    // [5:4]
    3056. 

  3056.         uint32_t wpdo : 1;     // [6]
    3057. 

  3057.         uint32_t wpu : 1;      // [7]
    3058. 

  3058.         uint32_t __10_8 : 3;   // [10:8]
    3059. 

  3059.         uint32_t se : 1;       // [11]
    3060. 

  3060.         uint32_t wpus : 1;     // [12]
    3061. 

  3061.         uint32_t dslp_en : 6;  // [18:13]
    3062. 

  3062.         uint32_t drv : 4;      // [22:19]
    3063. 

  3063.         uint32_t __31_23 : 9;  // [31:23]
    3064. 

  3064.     } b;
    3065. 

  3065. } REG_IOMUX_PAD_KEYOUT_1_T;
    3066. 

  3066. 

  3067. // pad_keyout_0
    3068. 

  3068. typedef union {
    3069. 

  3069.     uint32_t v;
    3070. 

  3070.     struct
    3071. 

  3071.     {
    3072. 

  3072.         uint32_t slp_oe : 1;   // [0]
    3073. 

  3073.         uint32_t slp_ie : 1;   // [1]
    3074. 

  3074.         uint32_t slp_wpdo : 1; // [2]
    3075. 

  3075.         uint32_t slp_wpu : 1;  // [3]
    3076. 

  3076.         uint32_t __5_4 : 2;    // [5:4]
    3077. 

  3077.         uint32_t wpdo : 1;     // [6]
    3078. 

  3078.         uint32_t wpu : 1;      // [7]
    3079. 

  3079.         uint32_t __10_8 : 3;   // [10:8]
    3080. 

  3080.         uint32_t se : 1;       // [11]
    3081. 

  3081.         uint32_t wpus : 1;     // [12]
    3082. 

  3082.         uint32_t dslp_en : 6;  // [18:13]
    3083. 

  3083.         uint32_t drv : 4;      // [22:19]
    3084. 

  3084.         uint32_t __31_23 : 9;  // [31:23]
    3085. 

  3085.     } b;
    3086. 

  3086. } REG_IOMUX_PAD_KEYOUT_0_T;
    3087. 

  3087. 

  3088. // pad_keyin_3
    3089. 

  3089. typedef union {
    3090. 

  3090.     uint32_t v;
    3091. 

  3091.     struct
    3092. 

  3092.     {
    3093. 

  3093.         uint32_t slp_oe : 1;   // [0]
    3094. 

  3094.         uint32_t slp_ie : 1;   // [1]
    3095. 

  3095.         uint32_t slp_wpdo : 1; // [2]
    3096. 

  3096.         uint32_t slp_wpu : 1;  // [3]
    3097. 

  3097.         uint32_t __5_4 : 2;    // [5:4]
    3098. 

  3098.         uint32_t wpdo : 1;     // [6]
    3099. 

  3099.         uint32_t wpu : 1;      // [7]
    3100. 

  3100.         uint32_t __10_8 : 3;   // [10:8]
    3101. 

  3101.         uint32_t se : 1;       // [11]
    3102. 

  3102.         uint32_t wpus : 1;     // [12]
    3103. 

  3103.         uint32_t dslp_en : 6;  // [18:13]
    3104. 

  3104.         uint32_t drv : 4;      // [22:19]
    3105. 

  3105.         uint32_t __31_23 : 9;  // [31:23]
    3106. 

  3106.     } b;
    3107. 

  3107. } REG_IOMUX_PAD_KEYIN_3_T;
    3108. 

  3108. 

  3109. // pad_keyin_2
    3110. 

  3110. typedef union {
    3111. 

  3111.     uint32_t v;
    3112. 

  3112.     struct
    3113. 

  3113.     {
    3114. 

  3114.         uint32_t slp_oe : 1;   // [0]
    3115. 

  3115.         uint32_t slp_ie : 1;   // [1]
    3116. 

  3116.         uint32_t slp_wpdo : 1; // [2]
    3117. 

  3117.         uint32_t slp_wpu : 1;  // [3]
    3118. 

  3118.         uint32_t __5_4 : 2;    // [5:4]
    3119. 

  3119.         uint32_t wpdo : 1;     // [6]
    3120. 

  3120.         uint32_t wpu : 1;      // [7]
    3121. 

  3121.         uint32_t __10_8 : 3;   // [10:8]
    3122. 

  3122.         uint32_t se : 1;       // [11]
    3123. 

  3123.         uint32_t wpus : 1;     // [12]
    3124. 

  3124.         uint32_t dslp_en : 6;  // [18:13]
    3125. 

  3125.         uint32_t drv : 4;      // [22:19]
    3126. 

  3126.         uint32_t __31_23 : 9;  // [31:23]
    3127. 

  3127.     } b;
    3128. 

  3128. } REG_IOMUX_PAD_KEYIN_2_T;
    3129. 

  3129. 

  3130. // pad_keyin_1
    3131. 

  3131. typedef union {
    3132. 

  3132.     uint32_t v;
    3133. 

  3133.     struct
    3134. 

  3134.     {
    3135. 

  3135.         uint32_t slp_oe : 1;   // [0]
    3136. 

  3136.         uint32_t slp_ie : 1;   // [1]
    3137. 

  3137.         uint32_t slp_wpdo : 1; // [2]
    3138. 

  3138.         uint32_t slp_wpu : 1;  // [3]
    3139. 

  3139.         uint32_t __5_4 : 2;    // [5:4]
    3140. 

  3140.         uint32_t wpdo : 1;     // [6]
    3141. 

  3141.         uint32_t wpu : 1;      // [7]
    3142. 

  3142.         uint32_t __10_8 : 3;   // [10:8]
    3143. 

  3143.         uint32_t se : 1;       // [11]
    3144. 

  3144.         uint32_t wpus : 1;     // [12]
    3145. 

  3145.         uint32_t dslp_en : 6;  // [18:13]
    3146. 

  3146.         uint32_t drv : 4;      // [22:19]
    3147. 

  3147.         uint32_t __31_23 : 9;  // [31:23]
    3148. 

  3148.     } b;
    3149. 

  3149. } REG_IOMUX_PAD_KEYIN_1_T;
    3150. 

  3150. 

  3151. // pad_keyin_0
    3152. 

  3152. typedef union {
    3153. 

  3153.     uint32_t v;
    3154. 

  3154.     struct
    3155. 

  3155.     {
    3156. 

  3156.         uint32_t slp_oe : 1;   // [0]
    3157. 

  3157.         uint32_t slp_ie : 1;   // [1]
    3158. 

  3158.         uint32_t slp_wpdo : 1; // [2]
    3159. 

  3159.         uint32_t slp_wpu : 1;  // [3]
    3160. 

  3160.         uint32_t __5_4 : 2;    // [5:4]
    3161. 

  3161.         uint32_t wpdo : 1;     // [6]
    3162. 

  3162.         uint32_t wpu : 1;      // [7]
    3163. 

  3163.         uint32_t __10_8 : 3;   // [10:8]
    3164. 

  3164.         uint32_t se : 1;       // [11]
    3165. 

  3165.         uint32_t wpus : 1;     // [12]
    3166. 

  3166.         uint32_t dslp_en : 6;  // [18:13]
    3167. 

  3167.         uint32_t drv : 4;      // [22:19]
    3168. 

  3168.         uint32_t __31_23 : 9;  // [31:23]
    3169. 

  3169.     } b;
    3170. 

  3170. } REG_IOMUX_PAD_KEYIN_0_T;
    3171. 

  3171. 

  3172. // pad_lcd_rstb
    3173. 

  3173. typedef union {
    3174. 

  3174.     uint32_t v;
    3175. 

  3175.     struct
    3176. 

  3176.     {
    3177. 

  3177.         uint32_t slp_oe : 1;   // [0]
    3178. 

  3178.         uint32_t slp_ie : 1;   // [1]
    3179. 

  3179.         uint32_t slp_wpdo : 1; // [2]
    3180. 

  3180.         uint32_t slp_wpu : 1;  // [3]
    3181. 

  3181.         uint32_t __5_4 : 2;    // [5:4]
    3182. 

  3182.         uint32_t wpdo : 1;     // [6]
    3183. 

  3183.         uint32_t wpu : 1;      // [7]
    3184. 

  3184.         uint32_t __10_8 : 3;   // [10:8]
    3185. 

  3185.         uint32_t se : 1;       // [11]
    3186. 

  3186.         uint32_t wpus : 1;     // [12]
    3187. 

  3187.         uint32_t dslp_en : 6;  // [18:13]
    3188. 

  3188.         uint32_t drv : 4;      // [22:19]
    3189. 

  3189.         uint32_t __31_23 : 9;  // [31:23]
    3190. 

  3190.     } b;
    3191. 

  3191. } REG_IOMUX_PAD_LCD_RSTB_T;
    3192. 

  3192. 

  3193. // pad_lcd_fmark
    3194. 

  3194. typedef union {
    3195. 

  3195.     uint32_t v;
    3196. 

  3196.     struct
    3197. 

  3197.     {
    3198. 

  3198.         uint32_t slp_oe : 1;   // [0]
    3199. 

  3199.         uint32_t slp_ie : 1;   // [1]
    3200. 

  3200.         uint32_t slp_wpdo : 1; // [2]
    3201. 

  3201.         uint32_t slp_wpu : 1;  // [3]
    3202. 

  3202.         uint32_t __5_4 : 2;    // [5:4]
    3203. 

  3203.         uint32_t wpdo : 1;     // [6]
    3204. 

  3204.         uint32_t wpu : 1;      // [7]
    3205. 

  3205.         uint32_t __10_8 : 3;   // [10:8]
    3206. 

  3206.         uint32_t se : 1;       // [11]
    3207. 

  3207.         uint32_t wpus : 1;     // [12]
    3208. 

  3208.         uint32_t dslp_en : 6;  // [18:13]
    3209. 

  3209.         uint32_t drv : 4;      // [22:19]
    3210. 

  3210.         uint32_t __31_23 : 9;  // [31:23]
    3211. 

  3211.     } b;
    3212. 

  3212. } REG_IOMUX_PAD_LCD_FMARK_T;
    3213. 

  3213. 

  3214. // pad_spi_lcd_select
    3215. 

  3215. typedef union {
    3216. 

  3216.     uint32_t v;
    3217. 

  3217.     struct
    3218. 

  3218.     {
    3219. 

  3219.         uint32_t slp_oe : 1;   // [0]
    3220. 

  3220.         uint32_t slp_ie : 1;   // [1]
    3221. 

  3221.         uint32_t slp_wpdo : 1; // [2]
    3222. 

  3222.         uint32_t slp_wpu : 1;  // [3]
    3223. 

  3223.         uint32_t __5_4 : 2;    // [5:4]
    3224. 

  3224.         uint32_t wpdo : 1;     // [6]
    3225. 

  3225.         uint32_t wpu : 1;      // [7]
    3226. 

  3226.         uint32_t __10_8 : 3;   // [10:8]
    3227. 

  3227.         uint32_t se : 1;       // [11]
    3228. 

  3228.         uint32_t wpus : 1;     // [12]
    3229. 

  3229.         uint32_t dslp_en : 6;  // [18:13]
    3230. 

  3230.         uint32_t drv : 4;      // [22:19]
    3231. 

  3231.         uint32_t __31_23 : 9;  // [31:23]
    3232. 

  3232.     } b;
    3233. 

  3233. } REG_IOMUX_PAD_SPI_LCD_SELECT_T;
    3234. 

  3234. 

  3235. // pad_spi_lcd_cs
    3236. 

  3236. typedef union {
    3237. 

  3237.     uint32_t v;
    3238. 

  3238.     struct
    3239. 

  3239.     {
    3240. 

  3240.         uint32_t slp_oe : 1;   // [0]
    3241. 

  3241.         uint32_t slp_ie : 1;   // [1]
    3242. 

  3242.         uint32_t slp_wpdo : 1; // [2]
    3243. 

  3243.         uint32_t slp_wpu : 1;  // [3]
    3244. 

  3244.         uint32_t __5_4 : 2;    // [5:4]
    3245. 

  3245.         uint32_t wpdo : 1;     // [6]
    3246. 

  3246.         uint32_t wpu : 1;      // [7]
    3247. 

  3247.         uint32_t __10_8 : 3;   // [10:8]
    3248. 

  3248.         uint32_t se : 1;       // [11]
    3249. 

  3249.         uint32_t wpus : 1;     // [12]
    3250. 

  3250.         uint32_t dslp_en : 6;  // [18:13]
    3251. 

  3251.         uint32_t drv : 4;      // [22:19]
    3252. 

  3252.         uint32_t __31_23 : 9;  // [31:23]
    3253. 

  3253.     } b;
    3254. 

  3254. } REG_IOMUX_PAD_SPI_LCD_CS_T;
    3255. 

  3255. 

  3256. // pad_spi_lcd_clk
    3257. 

  3257. typedef union {
    3258. 

  3258.     uint32_t v;
    3259. 

  3259.     struct
    3260. 

  3260.     {
    3261. 

  3261.         uint32_t slp_oe : 1;   // [0]
    3262. 

  3262.         uint32_t slp_ie : 1;   // [1]
    3263. 

  3263.         uint32_t slp_wpdo : 1; // [2]
    3264. 

  3264.         uint32_t slp_wpu : 1;  // [3]
    3265. 

  3265.         uint32_t __5_4 : 2;    // [5:4]
    3266. 

  3266.         uint32_t wpdo : 1;     // [6]
    3267. 

  3267.         uint32_t wpu : 1;      // [7]
    3268. 

  3268.         uint32_t __10_8 : 3;   // [10:8]
    3269. 

  3269.         uint32_t se : 1;       // [11]
    3270. 

  3270.         uint32_t wpus : 1;     // [12]
    3271. 

  3271.         uint32_t dslp_en : 6;  // [18:13]
    3272. 

  3272.         uint32_t drv : 4;      // [22:19]
    3273. 

  3273.         uint32_t __31_23 : 9;  // [31:23]
    3274. 

  3274.     } b;
    3275. 

  3275. } REG_IOMUX_PAD_SPI_LCD_CLK_T;
    3276. 

  3276. 

  3277. // pad_spi_lcd_sdc
    3278. 

  3278. typedef union {
    3279. 

  3279.     uint32_t v;
    3280. 

  3280.     struct
    3281. 

  3281.     {
    3282. 

  3282.         uint32_t slp_oe : 1;   // [0]
    3283. 

  3283.         uint32_t slp_ie : 1;   // [1]
    3284. 

  3284.         uint32_t slp_wpdo : 1; // [2]
    3285. 

  3285.         uint32_t slp_wpu : 1;  // [3]
    3286. 

  3286.         uint32_t __5_4 : 2;    // [5:4]
    3287. 

  3287.         uint32_t wpdo : 1;     // [6]
    3288. 

  3288.         uint32_t wpu : 1;      // [7]
    3289. 

  3289.         uint32_t __10_8 : 3;   // [10:8]
    3290. 

  3290.         uint32_t se : 1;       // [11]
    3291. 

  3291.         uint32_t wpus : 1;     // [12]
    3292. 

  3292.         uint32_t dslp_en : 6;  // [18:13]
    3293. 

  3293.         uint32_t drv : 4;      // [22:19]
    3294. 

  3294.         uint32_t __31_23 : 9;  // [31:23]
    3295. 

  3295.     } b;
    3296. 

  3296. } REG_IOMUX_PAD_SPI_LCD_SDC_T;
    3297. 

  3297. 

  3298. // pad_spi_lcd_sio
    3299. 

  3299. typedef union {
    3300. 

  3300.     uint32_t v;
    3301. 

  3301.     struct
    3302. 

  3302.     {
    3303. 

  3303.         uint32_t slp_oe : 1;   // [0]
    3304. 

  3304.         uint32_t slp_ie : 1;   // [1]
    3305. 

  3305.         uint32_t slp_wpdo : 1; // [2]
    3306. 

  3306.         uint32_t slp_wpu : 1;  // [3]
    3307. 

  3307.         uint32_t __5_4 : 2;    // [5:4]
    3308. 

  3308.         uint32_t wpdo : 1;     // [6]
    3309. 

  3309.         uint32_t wpu : 1;      // [7]
    3310. 

  3310.         uint32_t __10_8 : 3;   // [10:8]
    3311. 

  3311.         uint32_t se : 1;       // [11]
    3312. 

  3312.         uint32_t wpus : 1;     // [12]
    3313. 

  3313.         uint32_t dslp_en : 6;  // [18:13]
    3314. 

  3314.         uint32_t drv : 4;      // [22:19]
    3315. 

  3315.         uint32_t __31_23 : 9;  // [31:23]
    3316. 

  3316.     } b;
    3317. 

  3317. } REG_IOMUX_PAD_SPI_LCD_SIO_T;
    3318. 

  3318. 

  3319. // pad_sdmmc1_rst
    3320. 

  3320. typedef union {
    3321. 

  3321.     uint32_t v;
    3322. 

  3322.     struct
    3323. 

  3323.     {
    3324. 

  3324.         uint32_t slp_oe : 1;   // [0]
    3325. 

  3325.         uint32_t slp_ie : 1;   // [1]
    3326. 

  3326.         uint32_t slp_wpdo : 1; // [2]
    3327. 

  3327.         uint32_t slp_wpu : 1;  // [3]
    3328. 

  3328.         uint32_t __5_4 : 2;    // [5:4]
    3329. 

  3329.         uint32_t wpdo : 1;     // [6]
    3330. 

  3330.         uint32_t wpu : 1;      // [7]
    3331. 

  3331.         uint32_t __10_8 : 3;   // [10:8]
    3332. 

  3332.         uint32_t se : 1;       // [11]
    3333. 

  3333.         uint32_t wpus : 1;     // [12]
    3334. 

  3334.         uint32_t dslp_en : 6;  // [18:13]
    3335. 

  3335.         uint32_t drv : 4;      // [22:19]
    3336. 

  3336.         uint32_t __31_23 : 9;  // [31:23]
    3337. 

  3337.     } b;
    3338. 

  3338. } REG_IOMUX_PAD_SDMMC1_RST_T;
    3339. 

  3339. 

  3340. // pad_sdmmc1_data_7
    3341. 

  3341. typedef union {
    3342. 

  3342.     uint32_t v;
    3343. 

  3343.     struct
    3344. 

  3344.     {
    3345. 

  3345.         uint32_t slp_oe : 1;   // [0]
    3346. 

  3346.         uint32_t slp_ie : 1;   // [1]
    3347. 

  3347.         uint32_t slp_wpdo : 1; // [2]
    3348. 

  3348.         uint32_t slp_wpu : 1;  // [3]
    3349. 

  3349.         uint32_t __5_4 : 2;    // [5:4]
    3350. 

  3350.         uint32_t wpdo : 1;     // [6]
    3351. 

  3351.         uint32_t wpu : 1;      // [7]
    3352. 

  3352.         uint32_t __10_8 : 3;   // [10:8]
    3353. 

  3353.         uint32_t se : 1;       // [11]
    3354. 

  3354.         uint32_t wpus : 1;     // [12]
    3355. 

  3355.         uint32_t dslp_en : 6;  // [18:13]
    3356. 

  3356.         uint32_t drv : 4;      // [22:19]
    3357. 

  3357.         uint32_t __31_23 : 9;  // [31:23]
    3358. 

  3358.     } b;
    3359. 

  3359. } REG_IOMUX_PAD_SDMMC1_DATA_7_T;
    3360. 

  3360. 

  3361. // pad_sdmmc1_data_6
    3362. 

  3362. typedef union {
    3363. 

  3363.     uint32_t v;
    3364. 

  3364.     struct
    3365. 

  3365.     {
    3366. 

  3366.         uint32_t slp_oe : 1;   // [0]
    3367. 

  3367.         uint32_t slp_ie : 1;   // [1]
    3368. 

  3368.         uint32_t slp_wpdo : 1; // [2]
    3369. 

  3369.         uint32_t slp_wpu : 1;  // [3]
    3370. 

  3370.         uint32_t __5_4 : 2;    // [5:4]
    3371. 

  3371.         uint32_t wpdo : 1;     // [6]
    3372. 

  3372.         uint32_t wpu : 1;      // [7]
    3373. 

  3373.         uint32_t __10_8 : 3;   // [10:8]
    3374. 

  3374.         uint32_t se : 1;       // [11]
    3375. 

  3375.         uint32_t wpus : 1;     // [12]
    3376. 

  3376.         uint32_t dslp_en : 6;  // [18:13]
    3377. 

  3377.         uint32_t drv : 4;      // [22:19]
    3378. 

  3378.         uint32_t __31_23 : 9;  // [31:23]
    3379. 

  3379.     } b;
    3380. 

  3380. } REG_IOMUX_PAD_SDMMC1_DATA_6_T;
    3381. 

  3381. 

  3382. // pad_sdmmc1_data_5
    3383. 

  3383. typedef union {
    3384. 

  3384.     uint32_t v;
    3385. 

  3385.     struct
    3386. 

  3386.     {
    3387. 

  3387.         uint32_t slp_oe : 1;   // [0]
    3388. 

  3388.         uint32_t slp_ie : 1;   // [1]
    3389. 

  3389.         uint32_t slp_wpdo : 1; // [2]
    3390. 

  3390.         uint32_t slp_wpu : 1;  // [3]
    3391. 

  3391.         uint32_t __5_4 : 2;    // [5:4]
    3392. 

  3392.         uint32_t wpdo : 1;     // [6]
    3393. 

  3393.         uint32_t wpu : 1;      // [7]
    3394. 

  3394.         uint32_t __10_8 : 3;   // [10:8]
    3395. 

  3395.         uint32_t se : 1;       // [11]
    3396. 

  3396.         uint32_t wpus : 1;     // [12]
    3397. 

  3397.         uint32_t dslp_en : 6;  // [18:13]
    3398. 

  3398.         uint32_t drv : 4;      // [22:19]
    3399. 

  3399.         uint32_t __31_23 : 9;  // [31:23]
    3400. 

  3400.     } b;
    3401. 

  3401. } REG_IOMUX_PAD_SDMMC1_DATA_5_T;
    3402. 

  3402. 

  3403. // pad_sdmmc1_data_4
    3404. 

  3404. typedef union {
    3405. 

  3405.     uint32_t v;
    3406. 

  3406.     struct
    3407. 

  3407.     {
    3408. 

  3408.         uint32_t slp_oe : 1;   // [0]
    3409. 

  3409.         uint32_t slp_ie : 1;   // [1]
    3410. 

  3410.         uint32_t slp_wpdo : 1; // [2]
    3411. 

  3411.         uint32_t slp_wpu : 1;  // [3]
    3412. 

  3412.         uint32_t __5_4 : 2;    // [5:4]
    3413. 

  3413.         uint32_t wpdo : 1;     // [6]
    3414. 

  3414.         uint32_t wpu : 1;      // [7]
    3415. 

  3415.         uint32_t __10_8 : 3;   // [10:8]
    3416. 

  3416.         uint32_t se : 1;       // [11]
    3417. 

  3417.         uint32_t wpus : 1;     // [12]
    3418. 

  3418.         uint32_t dslp_en : 6;  // [18:13]
    3419. 

  3419.         uint32_t drv : 4;      // [22:19]
    3420. 

  3420.         uint32_t __31_23 : 9;  // [31:23]
    3421. 

  3421.     } b;
    3422. 

  3422. } REG_IOMUX_PAD_SDMMC1_DATA_4_T;
    3423. 

  3423. 

  3424. // pad_sdmmc1_data_3
    3425. 

  3425. typedef union {
    3426. 

  3426.     uint32_t v;
    3427. 

  3427.     struct
    3428. 

  3428.     {
    3429. 

  3429.         uint32_t slp_oe : 1;   // [0]
    3430. 

  3430.         uint32_t slp_ie : 1;   // [1]
    3431. 

  3431.         uint32_t slp_wpdo : 1; // [2]
    3432. 

  3432.         uint32_t slp_wpu : 1;  // [3]
    3433. 

  3433.         uint32_t __5_4 : 2;    // [5:4]
    3434. 

  3434.         uint32_t wpdo : 1;     // [6]
    3435. 

  3435.         uint32_t wpu : 1;      // [7]
    3436. 

  3436.         uint32_t __10_8 : 3;   // [10:8]
    3437. 

  3437.         uint32_t se : 1;       // [11]
    3438. 

  3438.         uint32_t wpus : 1;     // [12]
    3439. 

  3439.         uint32_t dslp_en : 6;  // [18:13]
    3440. 

  3440.         uint32_t drv : 4;      // [22:19]
    3441. 

  3441.         uint32_t __31_23 : 9;  // [31:23]
    3442. 

  3442.     } b;
    3443. 

  3443. } REG_IOMUX_PAD_SDMMC1_DATA_3_T;
    3444. 

  3444. 

  3445. // pad_sdmmc1_data_2
    3446. 

  3446. typedef union {
    3447. 

  3447.     uint32_t v;
    3448. 

  3448.     struct
    3449. 

  3449.     {
    3450. 

  3450.         uint32_t slp_oe : 1;   // [0]
    3451. 

  3451.         uint32_t slp_ie : 1;   // [1]
    3452. 

  3452.         uint32_t slp_wpdo : 1; // [2]
    3453. 

  3453.         uint32_t slp_wpu : 1;  // [3]
    3454. 

  3454.         uint32_t __5_4 : 2;    // [5:4]
    3455. 

  3455.         uint32_t wpdo : 1;     // [6]
    3456. 

  3456.         uint32_t wpu : 1;      // [7]
    3457. 

  3457.         uint32_t __10_8 : 3;   // [10:8]
    3458. 

  3458.         uint32_t se : 1;       // [11]
    3459. 

  3459.         uint32_t wpus : 1;     // [12]
    3460. 

  3460.         uint32_t dslp_en : 6;  // [18:13]
    3461. 

  3461.         uint32_t drv : 4;      // [22:19]
    3462. 

  3462.         uint32_t __31_23 : 9;  // [31:23]
    3463. 

  3463.     } b;
    3464. 

  3464. } REG_IOMUX_PAD_SDMMC1_DATA_2_T;
    3465. 

  3465. 

  3466. // pad_sdmmc1_data_1
    3467. 

  3467. typedef union {
    3468. 

  3468.     uint32_t v;
    3469. 

  3469.     struct
    3470. 

  3470.     {
    3471. 

  3471.         uint32_t slp_oe : 1;   // [0]
    3472. 

  3472.         uint32_t slp_ie : 1;   // [1]
    3473. 

  3473.         uint32_t slp_wpdo : 1; // [2]
    3474. 

  3474.         uint32_t slp_wpu : 1;  // [3]
    3475. 

  3475.         uint32_t __5_4 : 2;    // [5:4]
    3476. 

  3476.         uint32_t wpdo : 1;     // [6]
    3477. 

  3477.         uint32_t wpu : 1;      // [7]
    3478. 

  3478.         uint32_t __10_8 : 3;   // [10:8]
    3479. 

  3479.         uint32_t se : 1;       // [11]
    3480. 

  3480.         uint32_t wpus : 1;     // [12]
    3481. 

  3481.         uint32_t dslp_en : 6;  // [18:13]
    3482. 

  3482.         uint32_t drv : 4;      // [22:19]
    3483. 

  3483.         uint32_t __31_23 : 9;  // [31:23]
    3484. 

  3484.     } b;
    3485. 

  3485. } REG_IOMUX_PAD_SDMMC1_DATA_1_T;
    3486. 

  3486. 

  3487. // pad_sdmmc1_data_0
    3488. 

  3488. typedef union {
    3489. 

  3489.     uint32_t v;
    3490. 

  3490.     struct
    3491. 

  3491.     {
    3492. 

  3492.         uint32_t slp_oe : 1;   // [0]
    3493. 

  3493.         uint32_t slp_ie : 1;   // [1]
    3494. 

  3494.         uint32_t slp_wpdo : 1; // [2]
    3495. 

  3495.         uint32_t slp_wpu : 1;  // [3]
    3496. 

  3496.         uint32_t __5_4 : 2;    // [5:4]
    3497. 

  3497.         uint32_t wpdo : 1;     // [6]
    3498. 

  3498.         uint32_t wpu : 1;      // [7]
    3499. 

  3499.         uint32_t __10_8 : 3;   // [10:8]
    3500. 

  3500.         uint32_t se : 1;       // [11]
    3501. 

  3501.         uint32_t wpus : 1;     // [12]
    3502. 

  3502.         uint32_t dslp_en : 6;  // [18:13]
    3503. 

  3503.         uint32_t drv : 4;      // [22:19]
    3504. 

  3504.         uint32_t __31_23 : 9;  // [31:23]
    3505. 

  3505.     } b;
    3506. 

  3506. } REG_IOMUX_PAD_SDMMC1_DATA_0_T;
    3507. 

  3507. 

  3508. // pad_sdmmc1_cmd
    3509. 

  3509. typedef union {
    3510. 

  3510.     uint32_t v;
    3511. 

  3511.     struct
    3512. 

  3512.     {
    3513. 

  3513.         uint32_t slp_oe : 1;   // [0]
    3514. 

  3514.         uint32_t slp_ie : 1;   // [1]
    3515. 

  3515.         uint32_t slp_wpdo : 1; // [2]
    3516. 

  3516.         uint32_t slp_wpu : 1;  // [3]
    3517. 

  3517.         uint32_t __5_4 : 2;    // [5:4]
    3518. 

  3518.         uint32_t wpdo : 1;     // [6]
    3519. 

  3519.         uint32_t wpu : 1;      // [7]
    3520. 

  3520.         uint32_t __10_8 : 3;   // [10:8]
    3521. 

  3521.         uint32_t se : 1;       // [11]
    3522. 

  3522.         uint32_t wpus : 1;     // [12]
    3523. 

  3523.         uint32_t dslp_en : 6;  // [18:13]
    3524. 

  3524.         uint32_t drv : 4;      // [22:19]
    3525. 

  3525.         uint32_t __31_23 : 9;  // [31:23]
    3526. 

  3526.     } b;
    3527. 

  3527. } REG_IOMUX_PAD_SDMMC1_CMD_T;
    3528. 

  3528. 

  3529. // pad_sdmmc1_clk
    3530. 

  3530. typedef union {
    3531. 

  3531.     uint32_t v;
    3532. 

  3532.     struct
    3533. 

  3533.     {
    3534. 

  3534.         uint32_t slp_oe : 1;   // [0]
    3535. 

  3535.         uint32_t slp_ie : 1;   // [1]
    3536. 

  3536.         uint32_t slp_wpdo : 1; // [2]
    3537. 

  3537.         uint32_t slp_wpu : 1;  // [3]
    3538. 

  3538.         uint32_t __5_4 : 2;    // [5:4]
    3539. 

  3539.         uint32_t wpdo : 1;     // [6]
    3540. 

  3540.         uint32_t wpu : 1;      // [7]
    3541. 

  3541.         uint32_t __10_8 : 3;   // [10:8]
    3542. 

  3542.         uint32_t se : 1;       // [11]
    3543. 

  3543.         uint32_t wpus : 1;     // [12]
    3544. 

  3544.         uint32_t dslp_en : 6;  // [18:13]
    3545. 

  3545.         uint32_t drv : 4;      // [22:19]
    3546. 

  3546.         uint32_t __31_23 : 9;  // [31:23]
    3547. 

  3547.     } b;
    3548. 

  3548. } REG_IOMUX_PAD_SDMMC1_CLK_T;
    3549. 

  3549. 

  3550. // pad_uart_2_rts
    3551. 

  3551. typedef union {
    3552. 

  3552.     uint32_t v;
    3553. 

  3553.     struct
    3554. 

  3554.     {
    3555. 

  3555.         uint32_t slp_oe : 1;   // [0]
    3556. 

  3556.         uint32_t slp_ie : 1;   // [1]
    3557. 

  3557.         uint32_t slp_wpdo : 1; // [2]
    3558. 

  3558.         uint32_t slp_wpu : 1;  // [3]
    3559. 

  3559.         uint32_t __5_4 : 2;    // [5:4]
    3560. 

  3560.         uint32_t wpdo : 1;     // [6]
    3561. 

  3561.         uint32_t wpu : 1;      // [7]
    3562. 

  3562.         uint32_t __10_8 : 3;   // [10:8]
    3563. 

  3563.         uint32_t se : 1;       // [11]
    3564. 

  3564.         uint32_t wpus : 1;     // [12]
    3565. 

  3565.         uint32_t dslp_en : 6;  // [18:13]
    3566. 

  3566.         uint32_t drv : 2;      // [20:19]
    3567. 

  3567.         uint32_t __31_21 : 11; // [31:21]
    3568. 

  3568.     } b;
    3569. 

  3569. } REG_IOMUX_PAD_UART_2_RTS_T;
    3570. 

  3570. 

  3571. // pad_uart_2_cts
    3572. 

  3572. typedef union {
    3573. 

  3573.     uint32_t v;
    3574. 

  3574.     struct
    3575. 

  3575.     {
    3576. 

  3576.         uint32_t slp_oe : 1;   // [0]
    3577. 

  3577.         uint32_t slp_ie : 1;   // [1]
    3578. 

  3578.         uint32_t slp_wpdo : 1; // [2]
    3579. 

  3579.         uint32_t slp_wpu : 1;  // [3]
    3580. 

  3580.         uint32_t __5_4 : 2;    // [5:4]
    3581. 

  3581.         uint32_t wpdo : 1;     // [6]
    3582. 

  3582.         uint32_t wpu : 1;      // [7]
    3583. 

  3583.         uint32_t __10_8 : 3;   // [10:8]
    3584. 

  3584.         uint32_t se : 1;       // [11]
    3585. 

  3585.         uint32_t wpus : 1;     // [12]
    3586. 

  3586.         uint32_t dslp_en : 6;  // [18:13]
    3587. 

  3587.         uint32_t drv : 2;      // [20:19]
    3588. 

  3588.         uint32_t __31_21 : 11; // [31:21]
    3589. 

  3589.     } b;
    3590. 

  3590. } REG_IOMUX_PAD_UART_2_CTS_T;
    3591. 

  3591. 

  3592. // pad_uart_2_txd
    3593. 

  3593. typedef union {
    3594. 

  3594.     uint32_t v;
    3595. 

  3595.     struct
    3596. 

  3596.     {
    3597. 

  3597.         uint32_t slp_oe : 1;   // [0]
    3598. 

  3598.         uint32_t slp_ie : 1;   // [1]
    3599. 

  3599.         uint32_t slp_wpdo : 1; // [2]
    3600. 

  3600.         uint32_t slp_wpu : 1;  // [3]
    3601. 

  3601.         uint32_t __5_4 : 2;    // [5:4]
    3602. 

  3602.         uint32_t wpdo : 1;     // [6]
    3603. 

  3603.         uint32_t wpu : 1;      // [7]
    3604. 

  3604.         uint32_t __10_8 : 3;   // [10:8]
    3605. 

  3605.         uint32_t se : 1;       // [11]
    3606. 

  3606.         uint32_t wpus : 1;     // [12]
    3607. 

  3607.         uint32_t dslp_en : 6;  // [18:13]
    3608. 

  3608.         uint32_t drv : 2;      // [20:19]
    3609. 

  3609.         uint32_t __31_21 : 11; // [31:21]
    3610. 

  3610.     } b;
    3611. 

  3611. } REG_IOMUX_PAD_UART_2_TXD_T;
    3612. 

  3612. 

  3613. // pad_uart_2_rxd
    3614. 

  3614. typedef union {
    3615. 

  3615.     uint32_t v;
    3616. 

  3616.     struct
    3617. 

  3617.     {
    3618. 

  3618.         uint32_t slp_oe : 1;   // [0]
    3619. 

  3619.         uint32_t slp_ie : 1;   // [1]
    3620. 

  3620.         uint32_t slp_wpdo : 1; // [2]
    3621. 

  3621.         uint32_t slp_wpu : 1;  // [3]
    3622. 

  3622.         uint32_t __5_4 : 2;    // [5:4]
    3623. 

  3623.         uint32_t wpdo : 1;     // [6]
    3624. 

  3624.         uint32_t wpu : 1;      // [7]
    3625. 

  3625.         uint32_t __10_8 : 3;   // [10:8]
    3626. 

  3626.         uint32_t se : 1;       // [11]
    3627. 

  3627.         uint32_t wpus : 1;     // [12]
    3628. 

  3628.         uint32_t dslp_en : 6;  // [18:13]
    3629. 

  3629.         uint32_t drv : 2;      // [20:19]
    3630. 

  3630.         uint32_t __31_21 : 11; // [31:21]
    3631. 

  3631.     } b;
    3632. 

  3632. } REG_IOMUX_PAD_UART_2_RXD_T;
    3633. 

  3633. 

  3634. // pad_i2c_m1_sda
    3635. 

  3635. typedef union {
    3636. 

  3636.     uint32_t v;
    3637. 

  3637.     struct
    3638. 

  3638.     {
    3639. 

  3639.         uint32_t slp_oe : 1;   // [0]
    3640. 

  3640.         uint32_t slp_ie : 1;   // [1]
    3641. 

  3641.         uint32_t slp_wpdo : 1; // [2]
    3642. 

  3642.         uint32_t slp_wpu : 1;  // [3]
    3643. 

  3643.         uint32_t __5_4 : 2;    // [5:4]
    3644. 

  3644.         uint32_t wpdo : 1;     // [6]
    3645. 

  3645.         uint32_t wpu : 1;      // [7]
    3646. 

  3646.         uint32_t __10_8 : 3;   // [10:8]
    3647. 

  3647.         uint32_t se : 1;       // [11]
    3648. 

  3648.         uint32_t wpus : 1;     // [12]
    3649. 

  3649.         uint32_t dslp_en : 6;  // [18:13]
    3650. 

  3650.         uint32_t drv : 2;      // [20:19]
    3651. 

  3651.         uint32_t __31_21 : 11; // [31:21]
    3652. 

  3652.     } b;
    3653. 

  3653. } REG_IOMUX_PAD_I2C_M1_SDA_T;
    3654. 

  3654. 

  3655. // pad_i2c_m1_scl
    3656. 

  3656. typedef union {
    3657. 

  3657.     uint32_t v;
    3658. 

  3658.     struct
    3659. 

  3659.     {
    3660. 

  3660.         uint32_t slp_oe : 1;   // [0]
    3661. 

  3661.         uint32_t slp_ie : 1;   // [1]
    3662. 

  3662.         uint32_t slp_wpdo : 1; // [2]
    3663. 

  3663.         uint32_t slp_wpu : 1;  // [3]
    3664. 

  3664.         uint32_t __5_4 : 2;    // [5:4]
    3665. 

  3665.         uint32_t wpdo : 1;     // [6]
    3666. 

  3666.         uint32_t wpu : 1;      // [7]
    3667. 

  3667.         uint32_t __10_8 : 3;   // [10:8]
    3668. 

  3668.         uint32_t se : 1;       // [11]
    3669. 

  3669.         uint32_t wpus : 1;     // [12]
    3670. 

  3670.         uint32_t dslp_en : 6;  // [18:13]
    3671. 

  3671.         uint32_t drv : 2;      // [20:19]
    3672. 

  3672.         uint32_t __31_21 : 11; // [31:21]
    3673. 

  3673.     } b;
    3674. 

  3674. } REG_IOMUX_PAD_I2C_M1_SCL_T;
    3675. 

  3675. 

  3676. // pad_gpio_23
    3677. 

  3677. typedef union {
    3678. 

  3678.     uint32_t v;
    3679. 

  3679.     struct
    3680. 

  3680.     {
    3681. 

  3681.         uint32_t slp_oe : 1;   // [0]
    3682. 

  3682.         uint32_t slp_ie : 1;   // [1]
    3683. 

  3683.         uint32_t slp_wpdo : 1; // [2]
    3684. 

  3684.         uint32_t slp_wpu : 1;  // [3]
    3685. 

  3685.         uint32_t __5_4 : 2;    // [5:4]
    3686. 

  3686.         uint32_t wpdo : 1;     // [6]
    3687. 

  3687.         uint32_t wpu : 1;      // [7]
    3688. 

  3688.         uint32_t __10_8 : 3;   // [10:8]
    3689. 

  3689.         uint32_t se : 1;       // [11]
    3690. 

  3690.         uint32_t wpus : 1;     // [12]
    3691. 

  3691.         uint32_t dslp_en : 6;  // [18:13]
    3692. 

  3692.         uint32_t drv : 2;      // [20:19]
    3693. 

  3693.         uint32_t __31_21 : 11; // [31:21]
    3694. 

  3694.     } b;
    3695. 

  3695. } REG_IOMUX_PAD_GPIO_23_T;
    3696. 

  3696. 

  3697. // pad_gpio_22
    3698. 

  3698. typedef union {
    3699. 

  3699.     uint32_t v;
    3700. 

  3700.     struct
    3701. 

  3701.     {
    3702. 

  3702.         uint32_t slp_oe : 1;   // [0]
    3703. 

  3703.         uint32_t slp_ie : 1;   // [1]
    3704. 

  3704.         uint32_t slp_wpdo : 1; // [2]
    3705. 

  3705.         uint32_t slp_wpu : 1;  // [3]
    3706. 

  3706.         uint32_t __5_4 : 2;    // [5:4]
    3707. 

  3707.         uint32_t wpdo : 1;     // [6]
    3708. 

  3708.         uint32_t wpu : 1;      // [7]
    3709. 

  3709.         uint32_t __10_8 : 3;   // [10:8]
    3710. 

  3710.         uint32_t se : 1;       // [11]
    3711. 

  3711.         uint32_t wpus : 1;     // [12]
    3712. 

  3712.         uint32_t dslp_en : 6;  // [18:13]
    3713. 

  3713.         uint32_t drv : 2;      // [20:19]
    3714. 

  3714.         uint32_t __31_21 : 11; // [31:21]
    3715. 

  3715.     } b;
    3716. 

  3716. } REG_IOMUX_PAD_GPIO_22_T;
    3717. 

  3717. 

  3718. // pad_gpio_21
    3719. 

  3719. typedef union {
    3720. 

  3720.     uint32_t v;
    3721. 

  3721.     struct
    3722. 

  3722.     {
    3723. 

  3723.         uint32_t slp_oe : 1;   // [0]
    3724. 

  3724.         uint32_t slp_ie : 1;   // [1]
    3725. 

  3725.         uint32_t slp_wpdo : 1; // [2]
    3726. 

  3726.         uint32_t slp_wpu : 1;  // [3]
    3727. 

  3727.         uint32_t __5_4 : 2;    // [5:4]
    3728. 

  3728.         uint32_t wpdo : 1;     // [6]
    3729. 

  3729.         uint32_t wpu : 1;      // [7]
    3730. 

  3730.         uint32_t __10_8 : 3;   // [10:8]
    3731. 

  3731.         uint32_t se : 1;       // [11]
    3732. 

  3732.         uint32_t wpus : 1;     // [12]
    3733. 

  3733.         uint32_t dslp_en : 6;  // [18:13]
    3734. 

  3734.         uint32_t drv : 2;      // [20:19]
    3735. 

  3735.         uint32_t __31_21 : 11; // [31:21]
    3736. 

  3736.     } b;
    3737. 

  3737. } REG_IOMUX_PAD_GPIO_21_T;
    3738. 

  3738. 

  3739. // pad_gpio_20
    3740. 

  3740. typedef union {
    3741. 

  3741.     uint32_t v;
    3742. 

  3742.     struct
    3743. 

  3743.     {
    3744. 

  3744.         uint32_t slp_oe : 1;   // [0]
    3745. 

  3745.         uint32_t slp_ie : 1;   // [1]
    3746. 

  3746.         uint32_t slp_wpdo : 1; // [2]
    3747. 

  3747.         uint32_t slp_wpu : 1;  // [3]
    3748. 

  3748.         uint32_t __5_4 : 2;    // [5:4]
    3749. 

  3749.         uint32_t wpdo : 1;     // [6]
    3750. 

  3750.         uint32_t wpu : 1;      // [7]
    3751. 

  3751.         uint32_t __10_8 : 3;   // [10:8]
    3752. 

  3752.         uint32_t se : 1;       // [11]
    3753. 

  3753.         uint32_t wpus : 1;     // [12]
    3754. 

  3754.         uint32_t dslp_en : 6;  // [18:13]
    3755. 

  3755.         uint32_t drv : 2;      // [20:19]
    3756. 

  3756.         uint32_t __31_21 : 11; // [31:21]
    3757. 

  3757.     } b;
    3758. 

  3758. } REG_IOMUX_PAD_GPIO_20_T;
    3759. 

  3759. 

  3760. // pad_gpio_19
    3761. 

  3761. typedef union {
    3762. 

  3762.     uint32_t v;
    3763. 

  3763.     struct
    3764. 

  3764.     {
    3765. 

  3765.         uint32_t slp_oe : 1;   // [0]
    3766. 

  3766.         uint32_t slp_ie : 1;   // [1]
    3767. 

  3767.         uint32_t slp_wpdo : 1; // [2]
    3768. 

  3768.         uint32_t slp_wpu : 1;  // [3]
    3769. 

  3769.         uint32_t __5_4 : 2;    // [5:4]
    3770. 

  3770.         uint32_t wpdo : 1;     // [6]
    3771. 

  3771.         uint32_t wpu : 1;      // [7]
    3772. 

  3772.         uint32_t __10_8 : 3;   // [10:8]
    3773. 

  3773.         uint32_t se : 1;       // [11]
    3774. 

  3774.         uint32_t wpus : 1;     // [12]
    3775. 

  3775.         uint32_t dslp_en : 6;  // [18:13]
    3776. 

  3776.         uint32_t drv : 2;      // [20:19]
    3777. 

  3777.         uint32_t __31_21 : 11; // [31:21]
    3778. 

  3778.     } b;
    3779. 

  3779. } REG_IOMUX_PAD_GPIO_19_T;
    3780. 

  3780. 

  3781. // pad_gpio_18
    3782. 

  3782. typedef union {
    3783. 

  3783.     uint32_t v;
    3784. 

  3784.     struct
    3785. 

  3785.     {
    3786. 

  3786.         uint32_t slp_oe : 1;   // [0]
    3787. 

  3787.         uint32_t slp_ie : 1;   // [1]
    3788. 

  3788.         uint32_t slp_wpdo : 1; // [2]
    3789. 

  3789.         uint32_t slp_wpu : 1;  // [3]
    3790. 

  3790.         uint32_t __5_4 : 2;    // [5:4]
    3791. 

  3791.         uint32_t wpdo : 1;     // [6]
    3792. 

  3792.         uint32_t wpu : 1;      // [7]
    3793. 

  3793.         uint32_t __10_8 : 3;   // [10:8]
    3794. 

  3794.         uint32_t se : 1;       // [11]
    3795. 

  3795.         uint32_t wpus : 1;     // [12]
    3796. 

  3796.         uint32_t dslp_en : 6;  // [18:13]
    3797. 

  3797.         uint32_t drv : 2;      // [20:19]
    3798. 

  3798.         uint32_t __31_21 : 11; // [31:21]
    3799. 

  3799.     } b;
    3800. 

  3800. } REG_IOMUX_PAD_GPIO_18_T;
    3801. 

  3801. 

  3802. // pad_gpio_17
    3803. 

  3803. typedef union {
    3804. 

  3804.     uint32_t v;
    3805. 

  3805.     struct
    3806. 

  3806.     {
    3807. 

  3807.         uint32_t slp_oe : 1;   // [0]
    3808. 

  3808.         uint32_t slp_ie : 1;   // [1]
    3809. 

  3809.         uint32_t slp_wpdo : 1; // [2]
    3810. 

  3810.         uint32_t slp_wpu : 1;  // [3]
    3811. 

  3811.         uint32_t __5_4 : 2;    // [5:4]
    3812. 

  3812.         uint32_t wpdo : 1;     // [6]
    3813. 

  3813.         uint32_t wpu : 1;      // [7]
    3814. 

  3814.         uint32_t __10_8 : 3;   // [10:8]
    3815. 

  3815.         uint32_t se : 1;       // [11]
    3816. 

  3816.         uint32_t wpus : 1;     // [12]
    3817. 

  3817.         uint32_t dslp_en : 6;  // [18:13]
    3818. 

  3818.         uint32_t drv : 2;      // [20:19]
    3819. 

  3819.         uint32_t __31_21 : 11; // [31:21]
    3820. 

  3820.     } b;
    3821. 

  3821. } REG_IOMUX_PAD_GPIO_17_T;
    3822. 

  3822. 

  3823. // pad_gpio_16
    3824. 

  3824. typedef union {
    3825. 

  3825.     uint32_t v;
    3826. 

  3826.     struct
    3827. 

  3827.     {
    3828. 

  3828.         uint32_t slp_oe : 1;   // [0]
    3829. 

  3829.         uint32_t slp_ie : 1;   // [1]
    3830. 

  3830.         uint32_t slp_wpdo : 1; // [2]
    3831. 

  3831.         uint32_t slp_wpu : 1;  // [3]
    3832. 

  3832.         uint32_t __5_4 : 2;    // [5:4]
    3833. 

  3833.         uint32_t wpdo : 1;     // [6]
    3834. 

  3834.         uint32_t wpu : 1;      // [7]
    3835. 

  3835.         uint32_t __10_8 : 3;   // [10:8]
    3836. 

  3836.         uint32_t se : 1;       // [11]
    3837. 

  3837.         uint32_t wpus : 1;     // [12]
    3838. 

  3838.         uint32_t dslp_en : 6;  // [18:13]
    3839. 

  3839.         uint32_t drv : 2;      // [20:19]
    3840. 

  3840.         uint32_t __31_21 : 11; // [31:21]
    3841. 

  3841.     } b;
    3842. 

  3842. } REG_IOMUX_PAD_GPIO_16_T;
    3843. 

  3843. 

  3844. // pad_m_spi_d_3
    3845. 

  3845. typedef union {
    3846. 

  3846.     uint32_t v;
    3847. 

  3847.     struct
    3848. 

  3848.     {
    3849. 

  3849.         uint32_t slp_oe : 1;   // [0]
    3850. 

  3850.         uint32_t slp_ie : 1;   // [1]
    3851. 

  3851.         uint32_t slp_wpdo : 1; // [2]
    3852. 

  3852.         uint32_t slp_wpu : 1;  // [3]
    3853. 

  3853.         uint32_t __5_4 : 2;    // [5:4]
    3854. 

  3854.         uint32_t wpdo : 1;     // [6]
    3855. 

  3855.         uint32_t wpu : 1;      // [7]
    3856. 

  3856.         uint32_t __10_8 : 3;   // [10:8]
    3857. 

  3857.         uint32_t se : 1;       // [11]
    3858. 

  3858.         uint32_t wpus : 1;     // [12]
    3859. 

  3859.         uint32_t dslp_en : 6;  // [18:13]
    3860. 

  3860.         uint32_t drv : 3;      // [21:19]
    3861. 

  3861.         uint32_t __31_22 : 10; // [31:22]
    3862. 

  3862.     } b;
    3863. 

  3863. } REG_IOMUX_PAD_M_SPI_D_3_T;
    3864. 

  3864. 

  3865. // pad_m_spi_d_2
    3866. 

  3866. typedef union {
    3867. 

  3867.     uint32_t v;
    3868. 

  3868.     struct
    3869. 

  3869.     {
    3870. 

  3870.         uint32_t slp_oe : 1;   // [0]
    3871. 

  3871.         uint32_t slp_ie : 1;   // [1]
    3872. 

  3872.         uint32_t slp_wpdo : 1; // [2]
    3873. 

  3873.         uint32_t slp_wpu : 1;  // [3]
    3874. 

  3874.         uint32_t __5_4 : 2;    // [5:4]
    3875. 

  3875.         uint32_t wpdo : 1;     // [6]
    3876. 

  3876.         uint32_t wpu : 1;      // [7]
    3877. 

  3877.         uint32_t __10_8 : 3;   // [10:8]
    3878. 

  3878.         uint32_t se : 1;       // [11]
    3879. 

  3879.         uint32_t wpus : 1;     // [12]
    3880. 

  3880.         uint32_t dslp_en : 6;  // [18:13]
    3881. 

  3881.         uint32_t drv : 3;      // [21:19]
    3882. 

  3882.         uint32_t __31_22 : 10; // [31:22]
    3883. 

  3883.     } b;
    3884. 

  3884. } REG_IOMUX_PAD_M_SPI_D_2_T;
    3885. 

  3885. 

  3886. // pad_m_spi_d_1
    3887. 

  3887. typedef union {
    3888. 

  3888.     uint32_t v;
    3889. 

  3889.     struct
    3890. 

  3890.     {
    3891. 

  3891.         uint32_t slp_oe : 1;   // [0]
    3892. 

  3892.         uint32_t slp_ie : 1;   // [1]
    3893. 

  3893.         uint32_t slp_wpdo : 1; // [2]
    3894. 

  3894.         uint32_t slp_wpu : 1;  // [3]
    3895. 

  3895.         uint32_t __5_4 : 2;    // [5:4]
    3896. 

  3896.         uint32_t wpdo : 1;     // [6]
    3897. 

  3897.         uint32_t wpu : 1;      // [7]
    3898. 

  3898.         uint32_t __10_8 : 3;   // [10:8]
    3899. 

  3899.         uint32_t se : 1;       // [11]
    3900. 

  3900.         uint32_t wpus : 1;     // [12]
    3901. 

  3901.         uint32_t dslp_en : 6;  // [18:13]
    3902. 

  3902.         uint32_t drv : 3;      // [21:19]
    3903. 

  3903.         uint32_t __31_22 : 10; // [31:22]
    3904. 

  3904.     } b;
    3905. 

  3905. } REG_IOMUX_PAD_M_SPI_D_1_T;
    3906. 

  3906. 

  3907. // pad_m_spi_d_0
    3908. 

  3908. typedef union {
    3909. 

  3909.     uint32_t v;
    3910. 

  3910.     struct
    3911. 

  3911.     {
    3912. 

  3912.         uint32_t slp_oe : 1;   // [0]
    3913. 

  3913.         uint32_t slp_ie : 1;   // [1]
    3914. 

  3914.         uint32_t slp_wpdo : 1; // [2]
    3915. 

  3915.         uint32_t slp_wpu : 1;  // [3]
    3916. 

  3916.         uint32_t __5_4 : 2;    // [5:4]
    3917. 

  3917.         uint32_t wpdo : 1;     // [6]
    3918. 

  3918.         uint32_t wpu : 1;      // [7]
    3919. 

  3919.         uint32_t __10_8 : 3;   // [10:8]
    3920. 

  3920.         uint32_t se : 1;       // [11]
    3921. 

  3921.         uint32_t wpus : 1;     // [12]
    3922. 

  3922.         uint32_t dslp_en : 6;  // [18:13]
    3923. 

  3923.         uint32_t drv : 3;      // [21:19]
    3924. 

  3924.         uint32_t __31_22 : 10; // [31:22]
    3925. 

  3925.     } b;
    3926. 

  3926. } REG_IOMUX_PAD_M_SPI_D_0_T;
    3927. 

  3927. 

  3928. // pad_m_spi_cs
    3929. 

  3929. typedef union {
    3930. 

  3930.     uint32_t v;
    3931. 

  3931.     struct
    3932. 

  3932.     {
    3933. 

  3933.         uint32_t slp_oe : 1;   // [0]
    3934. 

  3934.         uint32_t slp_ie : 1;   // [1]
    3935. 

  3935.         uint32_t slp_wpdo : 1; // [2]
    3936. 

  3936.         uint32_t slp_wpu : 1;  // [3]
    3937. 

  3937.         uint32_t __5_4 : 2;    // [5:4]
    3938. 

  3938.         uint32_t wpdo : 1;     // [6]
    3939. 

  3939.         uint32_t wpu : 1;      // [7]
    3940. 

  3940.         uint32_t __10_8 : 3;   // [10:8]
    3941. 

  3941.         uint32_t se : 1;       // [11]
    3942. 

  3942.         uint32_t wpus : 1;     // [12]
    3943. 

  3943.         uint32_t dslp_en : 6;  // [18:13]
    3944. 

  3944.         uint32_t drv : 3;      // [21:19]
    3945. 

  3945.         uint32_t __31_22 : 10; // [31:22]
    3946. 

  3946.     } b;
    3947. 

  3947. } REG_IOMUX_PAD_M_SPI_CS_T;
    3948. 

  3948. 

  3949. // pad_m_spi_clk
    3950. 

  3950. typedef union {
    3951. 

  3951.     uint32_t v;
    3952. 

  3952.     struct
    3953. 

  3953.     {
    3954. 

  3954.         uint32_t slp_oe : 1;   // [0]
    3955. 

  3955.         uint32_t slp_ie : 1;   // [1]
    3956. 

  3956.         uint32_t slp_wpdo : 1; // [2]
    3957. 

  3957.         uint32_t slp_wpu : 1;  // [3]
    3958. 

  3958.         uint32_t __5_4 : 2;    // [5:4]
    3959. 

  3959.         uint32_t wpdo : 1;     // [6]
    3960. 

  3960.         uint32_t wpu : 1;      // [7]
    3961. 

  3961.         uint32_t __10_8 : 3;   // [10:8]
    3962. 

  3962.         uint32_t se : 1;       // [11]
    3963. 

  3963.         uint32_t wpus : 1;     // [12]
    3964. 

  3964.         uint32_t dslp_en : 6;  // [18:13]
    3965. 

  3965.         uint32_t drv : 3;      // [21:19]
    3966. 

  3966.         uint32_t __31_22 : 10; // [31:22]
    3967. 

  3967.     } b;
    3968. 

  3968. } REG_IOMUX_PAD_M_SPI_CLK_T;
    3969. 

  3969. 

  3970. // pwr_pad_ctl
    3971. 

  3971. #define IOMUX_PWRREG_MSEN_LPVDDIO_18_33 (1 << 0)
    3972. 

  3972. #define IOMUX_PWRREG_MSOUT_LPVDDIO_18_33 (1 << 1)
    3973. 

  3973. #define IOMUX_PWRREG_MS_LPVDDIO_18_33 (1 << 2)
    3974. 

  3974. #define IOMUX_PWRREG_MSEN_VLPVDDIO1833_1 (1 << 3)
    3975. 

  3975. #define IOMUX_PWRREG_MSOUT_VLPVDDIO1833_1 (1 << 4)
    3976. 

  3976. #define IOMUX_PWRREG_MS_VLPVDDIO1833_1 (1 << 5)
    3977. 

  3977. #define IOMUX_PWRREG_MSEN_VSIM1 (1 << 6)
    3978. 

  3978. #define IOMUX_PWRREG_MSOUT_VSIM1 (1 << 7)
    3979. 

  3979. #define IOMUX_PWRREG_MS_VSIM1 (1 << 8)
    3980. 

  3980. #define IOMUX_PWRREG_MSEN_VSIM0 (1 << 9)
    3981. 

  3981. #define IOMUX_PWRREG_MSOUT_VSIM0 (1 << 10)
    3982. 

  3982. #define IOMUX_PWRREG_MS_VSIM0 (1 << 11)
    3983. 

  3983. #define IOMUX_PWRREG_MSEN_VDDIO_18_33 (1 << 12)
    3984. 

  3984. #define IOMUX_PWRREG_MSOUT_VDDIO_18_33 (1 << 13)
    3985. 

  3985. #define IOMUX_PWRREG_MS_VDDIO_18_33 (1 << 14)
    3986. 

  3986. #define IOMUX_PWRREG_MSEN_V_LCD_18_33 (1 << 15)
    3987. 

  3987. #define IOMUX_PWRREG_MSOUT_V_LCD_18_33 (1 << 16)
    3988. 

  3988. #define IOMUX_PWRREG_MS_V_LCD_18_33 (1 << 17)
    3989. 

  3989. #define IOMUX_PWRREG_MSEN_V_MMC_18_30 (1 << 18)
    3990. 

  3990. #define IOMUX_PWRREG_MSOUT_V_MMC_18_30 (1 << 19)
    3991. 

  3991. #define IOMUX_PWRREG_MS_V_MMC_18_30 (1 << 20)
    3992. 

  3992. 

  3993. // rfdig_gpio_7
    3994. 

  3994. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    3995. 

  3995. 

  3996. // rfdig_gpio_6
    3997. 

  3997. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    3998. 

  3998. 

  3999. // rfdig_gpio_5
    4000. 

  4000. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4001. 

  4001. 

  4002. // rfdig_gpio_4
    4003. 

  4003. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4004. 

  4004. 

  4005. // rfdig_gpio_3
    4006. 

  4006. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4007. 

  4007. 

  4008. // rfdig_gpio_2
    4009. 

  4009. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4010. 

  4010. 

  4011. // rfdig_gpio_1
    4012. 

  4012. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4013. 

  4013. 

  4014. // rfdig_gpio_0
    4015. 

  4015. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4016. 

  4016. 

  4017. // keyin_4
    4018. 

  4018. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4019. 

  4019. 

  4020. // keyout_5
    4021. 

  4021. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4022. 

  4022. 

  4023. // keyin_5
    4024. 

  4024. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4025. 

  4025. 

  4026. // keyout_4
    4027. 

  4027. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4028. 

  4028. 

  4029. // uart_1_rts
    4030. 

  4030. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4031. 

  4031. 

  4032. // uart_1_txd
    4033. 

  4033. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4034. 

  4034. 

  4035. // uart_1_rxd
    4036. 

  4036. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4037. 

  4037. 

  4038. // uart_1_cts
    4039. 

  4039. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4040. 

  4040. 

  4041. // gpio_0
    4042. 

  4042. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4043. 

  4043. 

  4044. // gpio_3
    4045. 

  4045. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4046. 

  4046. 

  4047. // gpio_2
    4048. 

  4048. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4049. 

  4049. 

  4050. // gpio_1
    4051. 

  4051. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4052. 

  4052. 

  4053. // gpio_7
    4054. 

  4054. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4055. 

  4055. 

  4056. // gpio_6
    4057. 

  4057. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4058. 

  4058. 

  4059. // gpio_5
    4060. 

  4060. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4061. 

  4061. 

  4062. // gpio_4
    4063. 

  4063. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4064. 

  4064. 

  4065. // adi_sda
    4066. 

  4066. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4067. 

  4067. 

  4068. // adi_scl
    4069. 

  4069. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4070. 

  4070. 

  4071. // resetb
    4072. 

  4072. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4073. 

  4073. 

  4074. // osc_32k
    4075. 

  4075. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4076. 

  4076. 

  4077. // pmic_ext_int
    4078. 

  4078. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4079. 

  4079. 

  4080. // chip_pd
    4081. 

  4081. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4082. 

  4082. 

  4083. // clk26m_pmic
    4084. 

  4084. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4085. 

  4085. 

  4086. // sim_1_rst
    4087. 

  4087. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4088. 

  4088. 

  4089. // sim_1_dio
    4090. 

  4090. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4091. 

  4091. 

  4092. // sim_1_clk
    4093. 

  4093. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4094. 

  4094. 

  4095. // sim_0_rst
    4096. 

  4096. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4097. 

  4097. 

  4098. // sim_0_dio
    4099. 

  4099. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4100. 

  4100. 

  4101. // sim_0_clk
    4102. 

  4102. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4103. 

  4103. 

  4104. // sw_clk
    4105. 

  4105. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4106. 

  4106. 

  4107. // sw_dio
    4108. 

  4108. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4109. 

  4109. 

  4110. // debug_host_tx
    4111. 

  4111. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4112. 

  4112. 

  4113. // debug_host_rx
    4114. 

  4114. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4115. 

  4115. 

  4116. // debug_host_clk
    4117. 

  4117. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4118. 

  4118. 

  4119. // camera_rst_l
    4120. 

  4120. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4121. 

  4121. 

  4122. // spi_camera_sck
    4123. 

  4123. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4124. 

  4124. 

  4125. // spi_camera_si_1
    4126. 

  4126. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4127. 

  4127. 

  4128. // spi_camera_si_0
    4129. 

  4129. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4130. 

  4130. 

  4131. // camera_ref_clk
    4132. 

  4132. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4133. 

  4133. 

  4134. // camera_pwdn
    4135. 

  4135. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4136. 

  4136. 

  4137. // i2s_sdat_i
    4138. 

  4138. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4139. 

  4139. 

  4140. // i2s1_sdat_o
    4141. 

  4141. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4142. 

  4142. 

  4143. // i2s1_lrck
    4144. 

  4144. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4145. 

  4145. 

  4146. // i2s1_bck
    4147. 

  4147. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4148. 

  4148. 

  4149. // i2s1_mclk
    4150. 

  4150. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4151. 

  4151. 

  4152. // i2c_m2_scl
    4153. 

  4153. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4154. 

  4154. 

  4155. // i2c_m2_sda
    4156. 

  4156. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4157. 

  4157. 

  4158. // nand_sel
    4159. 

  4159. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4160. 

  4160. 

  4161. // keyout_3
    4162. 

  4162. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4163. 

  4163. 

  4164. // keyout_2
    4165. 

  4165. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4166. 

  4166. 

  4167. // keyout_1
    4168. 

  4168. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4169. 

  4169. 

  4170. // keyout_0
    4171. 

  4171. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4172. 

  4172. 

  4173. // keyin_3
    4174. 

  4174. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4175. 

  4175. 

  4176. // keyin_2
    4177. 

  4177. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4178. 

  4178. 

  4179. // keyin_1
    4180. 

  4180. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4181. 

  4181. 

  4182. // keyin_0
    4183. 

  4183. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4184. 

  4184. 

  4185. // lcd_rstb
    4186. 

  4186. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4187. 

  4187. 

  4188. // lcd_fmark
    4189. 

  4189. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4190. 

  4190. 

  4191. // spi_lcd_select
    4192. 

  4192. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4193. 

  4193. 

  4194. // spi_lcd_cs
    4195. 

  4195. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4196. 

  4196. 

  4197. // spi_lcd_clk
    4198. 

  4198. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4199. 

  4199. 

  4200. // spi_lcd_sdc
    4201. 

  4201. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4202. 

  4202. 

  4203. // spi_lcd_sio
    4204. 

  4204. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4205. 

  4205. 

  4206. // sdmmc1_rst
    4207. 

  4207. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4208. 

  4208. 

  4209. // sdmmc1_data_7
    4210. 

  4210. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4211. 

  4211. 

  4212. // sdmmc1_data_6
    4213. 

  4213. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4214. 

  4214. 

  4215. // sdmmc1_data_5
    4216. 

  4216. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4217. 

  4217. 

  4218. // sdmmc1_data_4
    4219. 

  4219. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4220. 

  4220. 

  4221. // sdmmc1_data_3
    4222. 

  4222. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4223. 

  4223. 

  4224. // sdmmc1_data_2
    4225. 

  4225. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4226. 

  4226. 

  4227. // sdmmc1_data_1
    4228. 

  4228. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4229. 

  4229. 

  4230. // sdmmc1_data_0
    4231. 

  4231. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4232. 

  4232. 

  4233. // sdmmc1_cmd
    4234. 

  4234. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4235. 

  4235. 

  4236. // sdmmc1_clk
    4237. 

  4237. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4238. 

  4238. 

  4239. // uart_2_rts
    4240. 

  4240. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4241. 

  4241. 

  4242. // uart_2_cts
    4243. 

  4243. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4244. 

  4244. 

  4245. // uart_2_txd
    4246. 

  4246. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4247. 

  4247. 

  4248. // uart_2_rxd
    4249. 

  4249. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4250. 

  4250. 

  4251. // i2c_m1_sda
    4252. 

  4252. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4253. 

  4253. 

  4254. // i2c_m1_scl
    4255. 

  4255. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4256. 

  4256. 

  4257. // gpio_23
    4258. 

  4258. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4259. 

  4259. 

  4260. // gpio_22
    4261. 

  4261. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4262. 

  4262. 

  4263. // gpio_21
    4264. 

  4264. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4265. 

  4265. 

  4266. // gpio_20
    4267. 

  4267. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4268. 

  4268. 

  4269. // gpio_19
    4270. 

  4270. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4271. 

  4271. 

  4272. // gpio_18
    4273. 

  4273. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4274. 

  4274. 

  4275. // gpio_17
    4276. 

  4276. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4277. 

  4277. 

  4278. // gpio_16
    4279. 

  4279. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4280. 

  4280. 

  4281. // m_spi_d_3
    4282. 

  4282. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4283. 

  4283. 

  4284. // m_spi_d_2
    4285. 

  4285. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4286. 

  4286. 

  4287. // m_spi_d_1
    4288. 

  4288. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4289. 

  4289. 

  4290. // m_spi_d_0
    4291. 

  4291. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4292. 

  4292. 

  4293. // m_spi_cs
    4294. 

  4294. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4295. 

  4295. 

  4296. // m_spi_clk
    4297. 

  4297. #define IOMUX_FUNC_SEL(n) (((n)&0xf) << 2)
    4298. 

  4298. 

  4299. // pad_rfdig_gpio_7
    4300. 

  4300. #define IOMUX_SLP_OE (1 << 0)
    4301. 

  4301. #define IOMUX_SLP_IE (1 << 1)
    4302. 

  4302. #define IOMUX_SLP_WPDO (1 << 2)
    4303. 

  4303. #define IOMUX_SLP_WPU (1 << 3)
    4304. 

  4304. #define IOMUX_WPDO (1 << 6)
    4305. 

  4305. #define IOMUX_WPU (1 << 7)
    4306. 

  4306. #define IOMUX_SE (1 << 11)
    4307. 

  4307. #define IOMUX_WPUS (1 << 12)
    4308. 

  4308. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4309. 

  4309. #define IOMUX_PAD_RFDIG_GPIO_7_DRV(n) (((n)&0x3) << 19)
    4310. 

  4310. 

  4311. // pad_rfdig_gpio_6
    4312. 

  4312. #define IOMUX_SLP_OE (1 << 0)
    4313. 

  4313. #define IOMUX_SLP_IE (1 << 1)
    4314. 

  4314. #define IOMUX_SLP_WPDO (1 << 2)
    4315. 

  4315. #define IOMUX_SLP_WPU (1 << 3)
    4316. 

  4316. #define IOMUX_WPDO (1 << 6)
    4317. 

  4317. #define IOMUX_WPU (1 << 7)
    4318. 

  4318. #define IOMUX_SE (1 << 11)
    4319. 

  4319. #define IOMUX_WPUS (1 << 12)
    4320. 

  4320. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4321. 

  4321. #define IOMUX_PAD_RFDIG_GPIO_6_DRV(n) (((n)&0x3) << 19)
    4322. 

  4322. 

  4323. // pad_rfdig_gpio_5
    4324. 

  4324. #define IOMUX_SLP_OE (1 << 0)
    4325. 

  4325. #define IOMUX_SLP_IE (1 << 1)
    4326. 

  4326. #define IOMUX_SLP_WPDO (1 << 2)
    4327. 

  4327. #define IOMUX_SLP_WPU (1 << 3)
    4328. 

  4328. #define IOMUX_WPDO (1 << 6)
    4329. 

  4329. #define IOMUX_WPU (1 << 7)
    4330. 

  4330. #define IOMUX_SE (1 << 11)
    4331. 

  4331. #define IOMUX_WPUS (1 << 12)
    4332. 

  4332. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4333. 

  4333. #define IOMUX_PAD_RFDIG_GPIO_5_DRV(n) (((n)&0x3) << 19)
    4334. 

  4334. 

  4335. // pad_rfdig_gpio_4
    4336. 

  4336. #define IOMUX_SLP_OE (1 << 0)
    4337. 

  4337. #define IOMUX_SLP_IE (1 << 1)
    4338. 

  4338. #define IOMUX_SLP_WPDO (1 << 2)
    4339. 

  4339. #define IOMUX_SLP_WPU (1 << 3)
    4340. 

  4340. #define IOMUX_WPDO (1 << 6)
    4341. 

  4341. #define IOMUX_WPU (1 << 7)
    4342. 

  4342. #define IOMUX_SE (1 << 11)
    4343. 

  4343. #define IOMUX_WPUS (1 << 12)
    4344. 

  4344. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4345. 

  4345. #define IOMUX_PAD_RFDIG_GPIO_4_DRV(n) (((n)&0x3) << 19)
    4346. 

  4346. 

  4347. // pad_rfdig_gpio_3
    4348. 

  4348. #define IOMUX_SLP_OE (1 << 0)
    4349. 

  4349. #define IOMUX_SLP_IE (1 << 1)
    4350. 

  4350. #define IOMUX_SLP_WPDO (1 << 2)
    4351. 

  4351. #define IOMUX_SLP_WPU (1 << 3)
    4352. 

  4352. #define IOMUX_WPDO (1 << 6)
    4353. 

  4353. #define IOMUX_WPU (1 << 7)
    4354. 

  4354. #define IOMUX_SE (1 << 11)
    4355. 

  4355. #define IOMUX_WPUS (1 << 12)
    4356. 

  4356. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4357. 

  4357. #define IOMUX_PAD_RFDIG_GPIO_3_DRV(n) (((n)&0x3) << 19)
    4358. 

  4358. 

  4359. // pad_rfdig_gpio_2
    4360. 

  4360. #define IOMUX_SLP_OE (1 << 0)
    4361. 

  4361. #define IOMUX_SLP_IE (1 << 1)
    4362. 

  4362. #define IOMUX_SLP_WPDO (1 << 2)
    4363. 

  4363. #define IOMUX_SLP_WPU (1 << 3)
    4364. 

  4364. #define IOMUX_WPDO (1 << 6)
    4365. 

  4365. #define IOMUX_WPU (1 << 7)
    4366. 

  4366. #define IOMUX_SE (1 << 11)
    4367. 

  4367. #define IOMUX_WPUS (1 << 12)
    4368. 

  4368. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4369. 

  4369. #define IOMUX_PAD_RFDIG_GPIO_2_DRV(n) (((n)&0x3) << 19)
    4370. 

  4370. 

  4371. // pad_rfdig_gpio_1
    4372. 

  4372. #define IOMUX_SLP_OE (1 << 0)
    4373. 

  4373. #define IOMUX_SLP_IE (1 << 1)
    4374. 

  4374. #define IOMUX_SLP_WPDO (1 << 2)
    4375. 

  4375. #define IOMUX_SLP_WPU (1 << 3)
    4376. 

  4376. #define IOMUX_WPDO (1 << 6)
    4377. 

  4377. #define IOMUX_WPU (1 << 7)
    4378. 

  4378. #define IOMUX_SE (1 << 11)
    4379. 

  4379. #define IOMUX_WPUS (1 << 12)
    4380. 

  4380. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4381. 

  4381. #define IOMUX_PAD_RFDIG_GPIO_1_DRV(n) (((n)&0x3) << 19)
    4382. 

  4382. 

  4383. // pad_rfdig_gpio_0
    4384. 

  4384. #define IOMUX_SLP_OE (1 << 0)
    4385. 

  4385. #define IOMUX_SLP_IE (1 << 1)
    4386. 

  4386. #define IOMUX_SLP_WPDO (1 << 2)
    4387. 

  4387. #define IOMUX_SLP_WPU (1 << 3)
    4388. 

  4388. #define IOMUX_WPDO (1 << 6)
    4389. 

  4389. #define IOMUX_WPU (1 << 7)
    4390. 

  4390. #define IOMUX_SE (1 << 11)
    4391. 

  4391. #define IOMUX_WPUS (1 << 12)
    4392. 

  4392. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4393. 

  4393. #define IOMUX_PAD_RFDIG_GPIO_0_DRV(n) (((n)&0x3) << 19)
    4394. 

  4394. 

  4395. // pad_keyin_4
    4396. 

  4396. #define IOMUX_SLP_OE (1 << 0)
    4397. 

  4397. #define IOMUX_SLP_IE (1 << 1)
    4398. 

  4398. #define IOMUX_SLP_WPDO (1 << 2)
    4399. 

  4399. #define IOMUX_SLP_WPU (1 << 3)
    4400. 

  4400. #define IOMUX_WPDO (1 << 6)
    4401. 

  4401. #define IOMUX_WPU (1 << 7)
    4402. 

  4402. #define IOMUX_SE (1 << 11)
    4403. 

  4403. #define IOMUX_WPUS (1 << 12)
    4404. 

  4404. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4405. 

  4405. #define IOMUX_PAD_KEYIN_4_DRV(n) (((n)&0xf) << 19)
    4406. 

  4406. 

  4407. // pad_keyout_5
    4408. 

  4408. #define IOMUX_SLP_OE (1 << 0)
    4409. 

  4409. #define IOMUX_SLP_IE (1 << 1)
    4410. 

  4410. #define IOMUX_SLP_WPDO (1 << 2)
    4411. 

  4411. #define IOMUX_SLP_WPU (1 << 3)
    4412. 

  4412. #define IOMUX_WPDO (1 << 6)
    4413. 

  4413. #define IOMUX_WPU (1 << 7)
    4414. 

  4414. #define IOMUX_SE (1 << 11)
    4415. 

  4415. #define IOMUX_WPUS (1 << 12)
    4416. 

  4416. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4417. 

  4417. #define IOMUX_PAD_KEYOUT_5_DRV(n) (((n)&0xf) << 19)
    4418. 

  4418. 

  4419. // pad_keyin_5
    4420. 

  4420. #define IOMUX_SLP_OE (1 << 0)
    4421. 

  4421. #define IOMUX_SLP_IE (1 << 1)
    4422. 

  4422. #define IOMUX_SLP_WPDO (1 << 2)
    4423. 

  4423. #define IOMUX_SLP_WPU (1 << 3)
    4424. 

  4424. #define IOMUX_WPDO (1 << 6)
    4425. 

  4425. #define IOMUX_WPU (1 << 7)
    4426. 

  4426. #define IOMUX_SE (1 << 11)
    4427. 

  4427. #define IOMUX_WPUS (1 << 12)
    4428. 

  4428. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4429. 

  4429. #define IOMUX_PAD_KEYIN_5_DRV(n) (((n)&0xf) << 19)
    4430. 

  4430. 

  4431. // pad_keyout_4
    4432. 

  4432. #define IOMUX_SLP_OE (1 << 0)
    4433. 

  4433. #define IOMUX_SLP_IE (1 << 1)
    4434. 

  4434. #define IOMUX_SLP_WPDO (1 << 2)
    4435. 

  4435. #define IOMUX_SLP_WPU (1 << 3)
    4436. 

  4436. #define IOMUX_WPDO (1 << 6)
    4437. 

  4437. #define IOMUX_WPU (1 << 7)
    4438. 

  4438. #define IOMUX_SE (1 << 11)
    4439. 

  4439. #define IOMUX_WPUS (1 << 12)
    4440. 

  4440. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4441. 

  4441. #define IOMUX_PAD_KEYOUT_4_DRV(n) (((n)&0xf) << 19)
    4442. 

  4442. 

  4443. // pad_uart_1_rts
    4444. 

  4444. #define IOMUX_SLP_OE (1 << 0)
    4445. 

  4445. #define IOMUX_SLP_IE (1 << 1)
    4446. 

  4446. #define IOMUX_SLP_WPDO (1 << 2)
    4447. 

  4447. #define IOMUX_SLP_WPU (1 << 3)
    4448. 

  4448. #define IOMUX_WPDO (1 << 6)
    4449. 

  4449. #define IOMUX_WPU (1 << 7)
    4450. 

  4450. #define IOMUX_SE (1 << 11)
    4451. 

  4451. #define IOMUX_WPUS (1 << 12)
    4452. 

  4452. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4453. 

  4453. #define IOMUX_PAD_UART_1_RTS_DRV(n) (((n)&0xf) << 19)
    4454. 

  4454. 

  4455. // pad_uart_1_txd
    4456. 

  4456. #define IOMUX_SLP_OE (1 << 0)
    4457. 

  4457. #define IOMUX_SLP_IE (1 << 1)
    4458. 

  4458. #define IOMUX_SLP_WPDO (1 << 2)
    4459. 

  4459. #define IOMUX_SLP_WPU (1 << 3)
    4460. 

  4460. #define IOMUX_WPDO (1 << 6)
    4461. 

  4461. #define IOMUX_WPU (1 << 7)
    4462. 

  4462. #define IOMUX_SE (1 << 11)
    4463. 

  4463. #define IOMUX_WPUS (1 << 12)
    4464. 

  4464. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4465. 

  4465. #define IOMUX_PAD_UART_1_TXD_DRV(n) (((n)&0xf) << 19)
    4466. 

  4466. 

  4467. // pad_uart_1_rxd
    4468. 

  4468. #define IOMUX_SLP_OE (1 << 0)
    4469. 

  4469. #define IOMUX_SLP_IE (1 << 1)
    4470. 

  4470. #define IOMUX_SLP_WPDO (1 << 2)
    4471. 

  4471. #define IOMUX_SLP_WPU (1 << 3)
    4472. 

  4472. #define IOMUX_WPDO (1 << 6)
    4473. 

  4473. #define IOMUX_WPU (1 << 7)
    4474. 

  4474. #define IOMUX_SE (1 << 11)
    4475. 

  4475. #define IOMUX_WPUS (1 << 12)
    4476. 

  4476. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4477. 

  4477. #define IOMUX_PAD_UART_1_RXD_DRV(n) (((n)&0xf) << 19)
    4478. 

  4478. 

  4479. // pad_uart_1_cts
    4480. 

  4480. #define IOMUX_SLP_OE (1 << 0)
    4481. 

  4481. #define IOMUX_SLP_IE (1 << 1)
    4482. 

  4482. #define IOMUX_SLP_WPDO (1 << 2)
    4483. 

  4483. #define IOMUX_SLP_WPU (1 << 3)
    4484. 

  4484. #define IOMUX_WPDO (1 << 6)
    4485. 

  4485. #define IOMUX_WPU (1 << 7)
    4486. 

  4486. #define IOMUX_SE (1 << 11)
    4487. 

  4487. #define IOMUX_WPUS (1 << 12)
    4488. 

  4488. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4489. 

  4489. #define IOMUX_PAD_UART_1_CTS_DRV(n) (((n)&0xf) << 19)
    4490. 

  4490. 

  4491. // pad_gpio_0
    4492. 

  4492. #define IOMUX_SLP_OE (1 << 0)
    4493. 

  4493. #define IOMUX_SLP_IE (1 << 1)
    4494. 

  4494. #define IOMUX_SLP_WPDO (1 << 2)
    4495. 

  4495. #define IOMUX_SLP_WPU (1 << 3)
    4496. 

  4496. #define IOMUX_WPDO (1 << 6)
    4497. 

  4497. #define IOMUX_WPU (1 << 7)
    4498. 

  4498. #define IOMUX_SE (1 << 11)
    4499. 

  4499. #define IOMUX_WPUS (1 << 12)
    4500. 

  4500. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4501. 

  4501. #define IOMUX_PAD_GPIO_0_DRV(n) (((n)&0xf) << 19)
    4502. 

  4502. 

  4503. // pad_gpio_3
    4504. 

  4504. #define IOMUX_SLP_OE (1 << 0)
    4505. 

  4505. #define IOMUX_SLP_IE (1 << 1)
    4506. 

  4506. #define IOMUX_SLP_WPDO (1 << 2)
    4507. 

  4507. #define IOMUX_SLP_WPU (1 << 3)
    4508. 

  4508. #define IOMUX_WPDO (1 << 6)
    4509. 

  4509. #define IOMUX_WPU (1 << 7)
    4510. 

  4510. #define IOMUX_SE (1 << 11)
    4511. 

  4511. #define IOMUX_WPUS (1 << 12)
    4512. 

  4512. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4513. 

  4513. #define IOMUX_PAD_GPIO_3_DRV(n) (((n)&0xf) << 19)
    4514. 

  4514. 

  4515. // pad_gpio_2
    4516. 

  4516. #define IOMUX_SLP_OE (1 << 0)
    4517. 

  4517. #define IOMUX_SLP_IE (1 << 1)
    4518. 

  4518. #define IOMUX_SLP_WPDO (1 << 2)
    4519. 

  4519. #define IOMUX_SLP_WPU (1 << 3)
    4520. 

  4520. #define IOMUX_WPDO (1 << 6)
    4521. 

  4521. #define IOMUX_WPU (1 << 7)
    4522. 

  4522. #define IOMUX_SE (1 << 11)
    4523. 

  4523. #define IOMUX_WPUS (1 << 12)
    4524. 

  4524. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4525. 

  4525. #define IOMUX_PAD_GPIO_2_DRV(n) (((n)&0xf) << 19)
    4526. 

  4526. 

  4527. // pad_gpio_1
    4528. 

  4528. #define IOMUX_SLP_OE (1 << 0)
    4529. 

  4529. #define IOMUX_SLP_IE (1 << 1)
    4530. 

  4530. #define IOMUX_SLP_WPDO (1 << 2)
    4531. 

  4531. #define IOMUX_SLP_WPU (1 << 3)
    4532. 

  4532. #define IOMUX_WPDO (1 << 6)
    4533. 

  4533. #define IOMUX_WPU (1 << 7)
    4534. 

  4534. #define IOMUX_SE (1 << 11)
    4535. 

  4535. #define IOMUX_WPUS (1 << 12)
    4536. 

  4536. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4537. 

  4537. #define IOMUX_PAD_GPIO_1_DRV(n) (((n)&0xf) << 19)
    4538. 

  4538. 

  4539. // pad_gpio_7
    4540. 

  4540. #define IOMUX_SLP_OE (1 << 0)
    4541. 

  4541. #define IOMUX_SLP_IE (1 << 1)
    4542. 

  4542. #define IOMUX_SLP_WPDO (1 << 2)
    4543. 

  4543. #define IOMUX_SLP_WPU (1 << 3)
    4544. 

  4544. #define IOMUX_WPDO (1 << 6)
    4545. 

  4545. #define IOMUX_WPU (1 << 7)
    4546. 

  4546. #define IOMUX_SE (1 << 11)
    4547. 

  4547. #define IOMUX_WPUS (1 << 12)
    4548. 

  4548. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4549. 

  4549. #define IOMUX_PAD_GPIO_7_DRV(n) (((n)&0xf) << 19)
    4550. 

  4550. 

  4551. // pad_gpio_6
    4552. 

  4552. #define IOMUX_SLP_OE (1 << 0)
    4553. 

  4553. #define IOMUX_SLP_IE (1 << 1)
    4554. 

  4554. #define IOMUX_SLP_WPDO (1 << 2)
    4555. 

  4555. #define IOMUX_SLP_WPU (1 << 3)
    4556. 

  4556. #define IOMUX_WPDO (1 << 6)
    4557. 

  4557. #define IOMUX_WPU (1 << 7)
    4558. 

  4558. #define IOMUX_SE (1 << 11)
    4559. 

  4559. #define IOMUX_WPUS (1 << 12)
    4560. 

  4560. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4561. 

  4561. #define IOMUX_PAD_GPIO_6_DRV(n) (((n)&0xf) << 19)
    4562. 

  4562. 

  4563. // pad_gpio_5
    4564. 

  4564. #define IOMUX_SLP_OE (1 << 0)
    4565. 

  4565. #define IOMUX_SLP_IE (1 << 1)
    4566. 

  4566. #define IOMUX_SLP_WPDO (1 << 2)
    4567. 

  4567. #define IOMUX_SLP_WPU (1 << 3)
    4568. 

  4568. #define IOMUX_WPDO (1 << 6)
    4569. 

  4569. #define IOMUX_WPU (1 << 7)
    4570. 

  4570. #define IOMUX_SE (1 << 11)
    4571. 

  4571. #define IOMUX_WPUS (1 << 12)
    4572. 

  4572. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4573. 

  4573. #define IOMUX_PAD_GPIO_5_DRV(n) (((n)&0xf) << 19)
    4574. 

  4574. 

  4575. // pad_gpio_4
    4576. 

  4576. #define IOMUX_SLP_OE (1 << 0)
    4577. 

  4577. #define IOMUX_SLP_IE (1 << 1)
    4578. 

  4578. #define IOMUX_SLP_WPDO (1 << 2)
    4579. 

  4579. #define IOMUX_SLP_WPU (1 << 3)
    4580. 

  4580. #define IOMUX_WPDO (1 << 6)
    4581. 

  4581. #define IOMUX_WPU (1 << 7)
    4582. 

  4582. #define IOMUX_SE (1 << 11)
    4583. 

  4583. #define IOMUX_WPUS (1 << 12)
    4584. 

  4584. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4585. 

  4585. #define IOMUX_PAD_GPIO_4_DRV(n) (((n)&0xf) << 19)
    4586. 

  4586. 

  4587. // pad_adi_sda
    4588. 

  4588. #define IOMUX_SLP_OE (1 << 0)
    4589. 

  4589. #define IOMUX_SLP_IE (1 << 1)
    4590. 

  4590. #define IOMUX_SLP_WPDO (1 << 2)
    4591. 

  4591. #define IOMUX_SLP_WPU (1 << 3)
    4592. 

  4592. #define IOMUX_WPDO (1 << 6)
    4593. 

  4593. #define IOMUX_WPU (1 << 7)
    4594. 

  4594. #define IOMUX_SE (1 << 11)
    4595. 

  4595. #define IOMUX_WPUS (1 << 12)
    4596. 

  4596. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4597. 

  4597. #define IOMUX_PAD_ADI_SDA_DRV(n) (((n)&0x3) << 19)
    4598. 

  4598. 

  4599. // pad_adi_scl
    4600. 

  4600. #define IOMUX_SLP_OE (1 << 0)
    4601. 

  4601. #define IOMUX_SLP_IE (1 << 1)
    4602. 

  4602. #define IOMUX_SLP_WPDO (1 << 2)
    4603. 

  4603. #define IOMUX_SLP_WPU (1 << 3)
    4604. 

  4604. #define IOMUX_WPDO (1 << 6)
    4605. 

  4605. #define IOMUX_WPU (1 << 7)
    4606. 

  4606. #define IOMUX_SE (1 << 11)
    4607. 

  4607. #define IOMUX_WPUS (1 << 12)
    4608. 

  4608. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4609. 

  4609. #define IOMUX_PAD_ADI_SCL_DRV(n) (((n)&0x3) << 19)
    4610. 

  4610. 

  4611. // pad_resetb
    4612. 

  4612. #define IOMUX_WPDO (1 << 6)
    4613. 

  4613. #define IOMUX_WPU (1 << 7)
    4614. 

  4614. #define IOMUX_SE (1 << 11)
    4615. 

  4615. #define IOMUX_WPUS (1 << 12)
    4616. 

  4616. #define IOMUX_PAD_RESETB_DRV(n) (((n)&0x3) << 19)
    4617. 

  4617. 

  4618. // pad_osc_32k
    4619. 

  4619. #define IOMUX_SLP_OE (1 << 0)
    4620. 

  4620. #define IOMUX_SLP_IE (1 << 1)
    4621. 

  4621. #define IOMUX_SLP_WPDO (1 << 2)
    4622. 

  4622. #define IOMUX_SLP_WPU (1 << 3)
    4623. 

  4623. #define IOMUX_WPDO (1 << 6)
    4624. 

  4624. #define IOMUX_WPU (1 << 7)
    4625. 

  4625. #define IOMUX_SE (1 << 11)
    4626. 

  4626. #define IOMUX_WPUS (1 << 12)
    4627. 

  4627. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4628. 

  4628. #define IOMUX_PAD_OSC_32K_DRV(n) (((n)&0x3) << 19)
    4629. 

  4629. 

  4630. // pad_pmic_ext_int
    4631. 

  4631. #define IOMUX_SLP_OE (1 << 0)
    4632. 

  4632. #define IOMUX_SLP_IE (1 << 1)
    4633. 

  4633. #define IOMUX_SLP_WPDO (1 << 2)
    4634. 

  4634. #define IOMUX_SLP_WPU (1 << 3)
    4635. 

  4635. #define IOMUX_WPDO (1 << 6)
    4636. 

  4636. #define IOMUX_WPU (1 << 7)
    4637. 

  4637. #define IOMUX_SE (1 << 11)
    4638. 

  4638. #define IOMUX_WPUS (1 << 12)
    4639. 

  4639. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4640. 

  4640. #define IOMUX_PAD_PMIC_EXT_INT_DRV(n) (((n)&0x3) << 19)
    4641. 

  4641. 

  4642. // pad_chip_pd
    4643. 

  4643. #define IOMUX_SLP_OE (1 << 0)
    4644. 

  4644. #define IOMUX_SLP_IE (1 << 1)
    4645. 

  4645. #define IOMUX_SLP_WPDO (1 << 2)
    4646. 

  4646. #define IOMUX_SLP_WPU (1 << 3)
    4647. 

  4647. #define IOMUX_WPDO (1 << 6)
    4648. 

  4648. #define IOMUX_WPU (1 << 7)
    4649. 

  4649. #define IOMUX_SE (1 << 11)
    4650. 

  4650. #define IOMUX_WPUS (1 << 12)
    4651. 

  4651. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4652. 

  4652. #define IOMUX_PAD_CHIP_PD_DRV(n) (((n)&0x3) << 19)
    4653. 

  4653. 

  4654. // pad_clk26m_pmic
    4655. 

  4655. #define IOMUX_SLP_OE (1 << 0)
    4656. 

  4656. #define IOMUX_SLP_IE (1 << 1)
    4657. 

  4657. #define IOMUX_SLP_WPDO (1 << 2)
    4658. 

  4658. #define IOMUX_SLP_WPU (1 << 3)
    4659. 

  4659. #define IOMUX_WPDO (1 << 6)
    4660. 

  4660. #define IOMUX_WPU (1 << 7)
    4661. 

  4661. #define IOMUX_SE (1 << 11)
    4662. 

  4662. #define IOMUX_WPUS (1 << 12)
    4663. 

  4663. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4664. 

  4664. #define IOMUX_PAD_CLK26M_PMIC_DRV(n) (((n)&0x3) << 19)
    4665. 

  4665. 

  4666. // pad_sim_1_rst
    4667. 

  4667. #define IOMUX_SLP_OE (1 << 0)
    4668. 

  4668. #define IOMUX_SLP_IE (1 << 1)
    4669. 

  4669. #define IOMUX_SLP_WPDO (1 << 2)
    4670. 

  4670. #define IOMUX_SLP_WPU (1 << 3)
    4671. 

  4671. #define IOMUX_WPDO (1 << 6)
    4672. 

  4672. #define IOMUX_WPU (1 << 7)
    4673. 

  4673. #define IOMUX_SE (1 << 11)
    4674. 

  4674. #define IOMUX_WPUS (1 << 12)
    4675. 

  4675. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4676. 

  4676. #define IOMUX_PAD_SIM_1_RST_DRV(n) (((n)&0xf) << 19)
    4677. 

  4677. 

  4678. // pad_sim_1_dio
    4679. 

  4679. #define IOMUX_SLP_OE (1 << 0)
    4680. 

  4680. #define IOMUX_SLP_IE (1 << 1)
    4681. 

  4681. #define IOMUX_SLP_WPDO (1 << 2)
    4682. 

  4682. #define IOMUX_SLP_WPU (1 << 3)
    4683. 

  4683. #define IOMUX_WPDO (1 << 6)
    4684. 

  4684. #define IOMUX_WPU (1 << 7)
    4685. 

  4685. #define IOMUX_SE (1 << 11)
    4686. 

  4686. #define IOMUX_WPUS (1 << 12)
    4687. 

  4687. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4688. 

  4688. #define IOMUX_PAD_SIM_1_DIO_DRV(n) (((n)&0xf) << 19)
    4689. 

  4689. 

  4690. // pad_sim_1_clk
    4691. 

  4691. #define IOMUX_SLP_OE (1 << 0)
    4692. 

  4692. #define IOMUX_SLP_IE (1 << 1)
    4693. 

  4693. #define IOMUX_SLP_WPDO (1 << 2)
    4694. 

  4694. #define IOMUX_SLP_WPU (1 << 3)
    4695. 

  4695. #define IOMUX_WPDO (1 << 6)
    4696. 

  4696. #define IOMUX_WPU (1 << 7)
    4697. 

  4697. #define IOMUX_SE (1 << 11)
    4698. 

  4698. #define IOMUX_WPUS (1 << 12)
    4699. 

  4699. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4700. 

  4700. #define IOMUX_PAD_SIM_1_CLK_DRV(n) (((n)&0xf) << 19)
    4701. 

  4701. 

  4702. // pad_sim_0_rst
    4703. 

  4703. #define IOMUX_SLP_OE (1 << 0)
    4704. 

  4704. #define IOMUX_SLP_IE (1 << 1)
    4705. 

  4705. #define IOMUX_SLP_WPDO (1 << 2)
    4706. 

  4706. #define IOMUX_SLP_WPU (1 << 3)
    4707. 

  4707. #define IOMUX_WPDO (1 << 6)
    4708. 

  4708. #define IOMUX_WPU (1 << 7)
    4709. 

  4709. #define IOMUX_SE (1 << 11)
    4710. 

  4710. #define IOMUX_WPUS (1 << 12)
    4711. 

  4711. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4712. 

  4712. #define IOMUX_PAD_SIM_0_RST_DRV(n) (((n)&0xf) << 19)
    4713. 

  4713. 

  4714. // pad_sim_0_dio
    4715. 

  4715. #define IOMUX_SLP_OE (1 << 0)
    4716. 

  4716. #define IOMUX_SLP_IE (1 << 1)
    4717. 

  4717. #define IOMUX_SLP_WPDO (1 << 2)
    4718. 

  4718. #define IOMUX_SLP_WPU (1 << 3)
    4719. 

  4719. #define IOMUX_WPDO (1 << 6)
    4720. 

  4720. #define IOMUX_WPU (1 << 7)
    4721. 

  4721. #define IOMUX_SE (1 << 11)
    4722. 

  4722. #define IOMUX_WPUS (1 << 12)
    4723. 

  4723. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4724. 

  4724. #define IOMUX_PAD_SIM_0_DIO_DRV(n) (((n)&0xf) << 19)
    4725. 

  4725. 

  4726. // pad_sim_0_clk
    4727. 

  4727. #define IOMUX_SLP_OE (1 << 0)
    4728. 

  4728. #define IOMUX_SLP_IE (1 << 1)
    4729. 

  4729. #define IOMUX_SLP_WPDO (1 << 2)
    4730. 

  4730. #define IOMUX_SLP_WPU (1 << 3)
    4731. 

  4731. #define IOMUX_WPDO (1 << 6)
    4732. 

  4732. #define IOMUX_WPU (1 << 7)
    4733. 

  4733. #define IOMUX_SE (1 << 11)
    4734. 

  4734. #define IOMUX_WPUS (1 << 12)
    4735. 

  4735. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4736. 

  4736. #define IOMUX_PAD_SIM_0_CLK_DRV(n) (((n)&0xf) << 19)
    4737. 

  4737. 

  4738. // pad_sw_clk
    4739. 

  4739. #define IOMUX_SLP_OE (1 << 0)
    4740. 

  4740. #define IOMUX_SLP_IE (1 << 1)
    4741. 

  4741. #define IOMUX_SLP_WPDO (1 << 2)
    4742. 

  4742. #define IOMUX_SLP_WPU (1 << 3)
    4743. 

  4743. #define IOMUX_WPDO (1 << 6)
    4744. 

  4744. #define IOMUX_WPU (1 << 7)
    4745. 

  4745. #define IOMUX_SE (1 << 11)
    4746. 

  4746. #define IOMUX_WPUS (1 << 12)
    4747. 

  4747. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4748. 

  4748. #define IOMUX_PAD_SW_CLK_DRV(n) (((n)&0x3) << 19)
    4749. 

  4749. 

  4750. // pad_sw_dio
    4751. 

  4751. #define IOMUX_SLP_OE (1 << 0)
    4752. 

  4752. #define IOMUX_SLP_IE (1 << 1)
    4753. 

  4753. #define IOMUX_SLP_WPDO (1 << 2)
    4754. 

  4754. #define IOMUX_SLP_WPU (1 << 3)
    4755. 

  4755. #define IOMUX_WPDO (1 << 6)
    4756. 

  4756. #define IOMUX_WPU (1 << 7)
    4757. 

  4757. #define IOMUX_SE (1 << 11)
    4758. 

  4758. #define IOMUX_WPUS (1 << 12)
    4759. 

  4759. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4760. 

  4760. #define IOMUX_PAD_SW_DIO_DRV(n) (((n)&0x3) << 19)
    4761. 

  4761. 

  4762. // pad_debug_host_tx
    4763. 

  4763. #define IOMUX_SLP_OE (1 << 0)
    4764. 

  4764. #define IOMUX_SLP_IE (1 << 1)
    4765. 

  4765. #define IOMUX_SLP_WPDO (1 << 2)
    4766. 

  4766. #define IOMUX_SLP_WPU (1 << 3)
    4767. 

  4767. #define IOMUX_WPDO (1 << 6)
    4768. 

  4768. #define IOMUX_WPU (1 << 7)
    4769. 

  4769. #define IOMUX_SE (1 << 11)
    4770. 

  4770. #define IOMUX_WPUS (1 << 12)
    4771. 

  4771. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4772. 

  4772. #define IOMUX_PAD_DEBUG_HOST_TX_DRV(n) (((n)&0x3) << 19)
    4773. 

  4773. 

  4774. // pad_debug_host_rx
    4775. 

  4775. #define IOMUX_SLP_OE (1 << 0)
    4776. 

  4776. #define IOMUX_SLP_IE (1 << 1)
    4777. 

  4777. #define IOMUX_SLP_WPDO (1 << 2)
    4778. 

  4778. #define IOMUX_SLP_WPU (1 << 3)
    4779. 

  4779. #define IOMUX_WPDO (1 << 6)
    4780. 

  4780. #define IOMUX_WPU (1 << 7)
    4781. 

  4781. #define IOMUX_PADI_SWITCH (1 << 10)
    4782. 

  4782. #define IOMUX_SE (1 << 11)
    4783. 

  4783. #define IOMUX_WPUS (1 << 12)
    4784. 

  4784. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4785. 

  4785. #define IOMUX_PAD_DEBUG_HOST_RX_DRV(n) (((n)&0x3) << 19)
    4786. 

  4786. 

  4787. // pad_debug_host_clk
    4788. 

  4788. #define IOMUX_SLP_OE (1 << 0)
    4789. 

  4789. #define IOMUX_SLP_IE (1 << 1)
    4790. 

  4790. #define IOMUX_SLP_WPDO (1 << 2)
    4791. 

  4791. #define IOMUX_SLP_WPU (1 << 3)
    4792. 

  4792. #define IOMUX_WPDO (1 << 6)
    4793. 

  4793. #define IOMUX_WPU (1 << 7)
    4794. 

  4794. #define IOMUX_PADI_SWITCH (1 << 10)
    4795. 

  4795. #define IOMUX_SE (1 << 11)
    4796. 

  4796. #define IOMUX_WPUS (1 << 12)
    4797. 

  4797. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4798. 

  4798. #define IOMUX_PAD_DEBUG_HOST_CLK_DRV(n) (((n)&0x3) << 19)
    4799. 

  4799. 

  4800. // pad_camera_rst_l
    4801. 

  4801. #define IOMUX_SLP_OE (1 << 0)
    4802. 

  4802. #define IOMUX_SLP_IE (1 << 1)
    4803. 

  4803. #define IOMUX_SLP_WPDO (1 << 2)
    4804. 

  4804. #define IOMUX_SLP_WPU (1 << 3)
    4805. 

  4805. #define IOMUX_WPDO (1 << 6)
    4806. 

  4806. #define IOMUX_WPU (1 << 7)
    4807. 

  4807. #define IOMUX_PADI_SWITCH (1 << 10)
    4808. 

  4808. #define IOMUX_SE (1 << 11)
    4809. 

  4809. #define IOMUX_WPUS (1 << 12)
    4810. 

  4810. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4811. 

  4811. #define IOMUX_PAD_CAMERA_RST_L_DRV(n) (((n)&0x3) << 19)
    4812. 

  4812. 

  4813. // pad_spi_camera_sck
    4814. 

  4814. #define IOMUX_SLP_OE (1 << 0)
    4815. 

  4815. #define IOMUX_SLP_IE (1 << 1)
    4816. 

  4816. #define IOMUX_SLP_WPDO (1 << 2)
    4817. 

  4817. #define IOMUX_SLP_WPU (1 << 3)
    4818. 

  4818. #define IOMUX_WPDO (1 << 6)
    4819. 

  4819. #define IOMUX_WPU (1 << 7)
    4820. 

  4820. #define IOMUX_PADI_SWITCH (1 << 10)
    4821. 

  4821. #define IOMUX_SE (1 << 11)
    4822. 

  4822. #define IOMUX_WPUS (1 << 12)
    4823. 

  4823. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4824. 

  4824. #define IOMUX_PAD_SPI_CAMERA_SCK_DRV(n) (((n)&0x3) << 19)
    4825. 

  4825. 

  4826. // pad_spi_camera_si_1
    4827. 

  4827. #define IOMUX_SLP_OE (1 << 0)
    4828. 

  4828. #define IOMUX_SLP_IE (1 << 1)
    4829. 

  4829. #define IOMUX_SLP_WPDO (1 << 2)
    4830. 

  4830. #define IOMUX_SLP_WPU (1 << 3)
    4831. 

  4831. #define IOMUX_WPDO (1 << 6)
    4832. 

  4832. #define IOMUX_WPU (1 << 7)
    4833. 

  4833. #define IOMUX_PADI_SWITCH (1 << 10)
    4834. 

  4834. #define IOMUX_SE (1 << 11)
    4835. 

  4835. #define IOMUX_WPUS (1 << 12)
    4836. 

  4836. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4837. 

  4837. #define IOMUX_PAD_SPI_CAMERA_SI_1_DRV(n) (((n)&0x3) << 19)
    4838. 

  4838. 

  4839. // pad_spi_camera_si_0
    4840. 

  4840. #define IOMUX_SLP_OE (1 << 0)
    4841. 

  4841. #define IOMUX_SLP_IE (1 << 1)
    4842. 

  4842. #define IOMUX_SLP_WPDO (1 << 2)
    4843. 

  4843. #define IOMUX_SLP_WPU (1 << 3)
    4844. 

  4844. #define IOMUX_WPDO (1 << 6)
    4845. 

  4845. #define IOMUX_WPU (1 << 7)
    4846. 

  4846. #define IOMUX_PADI_SWITCH (1 << 10)
    4847. 

  4847. #define IOMUX_SE (1 << 11)
    4848. 

  4848. #define IOMUX_WPUS (1 << 12)
    4849. 

  4849. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4850. 

  4850. #define IOMUX_PAD_SPI_CAMERA_SI_0_DRV(n) (((n)&0x3) << 19)
    4851. 

  4851. 

  4852. // pad_camera_ref_clk
    4853. 

  4853. #define IOMUX_SLP_OE (1 << 0)
    4854. 

  4854. #define IOMUX_SLP_IE (1 << 1)
    4855. 

  4855. #define IOMUX_SLP_WPDO (1 << 2)
    4856. 

  4856. #define IOMUX_SLP_WPU (1 << 3)
    4857. 

  4857. #define IOMUX_WPDO (1 << 6)
    4858. 

  4858. #define IOMUX_WPU (1 << 7)
    4859. 

  4859. #define IOMUX_SE (1 << 11)
    4860. 

  4860. #define IOMUX_WPUS (1 << 12)
    4861. 

  4861. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4862. 

  4862. #define IOMUX_PAD_CAMERA_REF_CLK_DRV(n) (((n)&0x3) << 19)
    4863. 

  4863. 

  4864. // pad_camera_pwdn
    4865. 

  4865. #define IOMUX_SLP_OE (1 << 0)
    4866. 

  4866. #define IOMUX_SLP_IE (1 << 1)
    4867. 

  4867. #define IOMUX_SLP_WPDO (1 << 2)
    4868. 

  4868. #define IOMUX_SLP_WPU (1 << 3)
    4869. 

  4869. #define IOMUX_WPDO (1 << 6)
    4870. 

  4870. #define IOMUX_WPU (1 << 7)
    4871. 

  4871. #define IOMUX_SE (1 << 11)
    4872. 

  4872. #define IOMUX_WPUS (1 << 12)
    4873. 

  4873. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4874. 

  4874. #define IOMUX_PAD_CAMERA_PWDN_DRV(n) (((n)&0x3) << 19)
    4875. 

  4875. 

  4876. // pad_i2s_sdat_i
    4877. 

  4877. #define IOMUX_SLP_OE (1 << 0)
    4878. 

  4878. #define IOMUX_SLP_IE (1 << 1)
    4879. 

  4879. #define IOMUX_SLP_WPDO (1 << 2)
    4880. 

  4880. #define IOMUX_SLP_WPU (1 << 3)
    4881. 

  4881. #define IOMUX_WPDO (1 << 6)
    4882. 

  4882. #define IOMUX_WPU (1 << 7)
    4883. 

  4883. #define IOMUX_SE (1 << 11)
    4884. 

  4884. #define IOMUX_WPUS (1 << 12)
    4885. 

  4885. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4886. 

  4886. #define IOMUX_PAD_I2S_SDAT_I_DRV(n) (((n)&0x3) << 19)
    4887. 

  4887. 

  4888. // pad_i2s1_sdat_o
    4889. 

  4889. #define IOMUX_SLP_OE (1 << 0)
    4890. 

  4890. #define IOMUX_SLP_IE (1 << 1)
    4891. 

  4891. #define IOMUX_SLP_WPDO (1 << 2)
    4892. 

  4892. #define IOMUX_SLP_WPU (1 << 3)
    4893. 

  4893. #define IOMUX_WPDO (1 << 6)
    4894. 

  4894. #define IOMUX_WPU (1 << 7)
    4895. 

  4895. #define IOMUX_SE (1 << 11)
    4896. 

  4896. #define IOMUX_WPUS (1 << 12)
    4897. 

  4897. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4898. 

  4898. #define IOMUX_PAD_I2S1_SDAT_O_DRV(n) (((n)&0x3) << 19)
    4899. 

  4899. 

  4900. // pad_i2s1_lrck
    4901. 

  4901. #define IOMUX_SLP_OE (1 << 0)
    4902. 

  4902. #define IOMUX_SLP_IE (1 << 1)
    4903. 

  4903. #define IOMUX_SLP_WPDO (1 << 2)
    4904. 

  4904. #define IOMUX_SLP_WPU (1 << 3)
    4905. 

  4905. #define IOMUX_WPDO (1 << 6)
    4906. 

  4906. #define IOMUX_WPU (1 << 7)
    4907. 

  4907. #define IOMUX_SE (1 << 11)
    4908. 

  4908. #define IOMUX_WPUS (1 << 12)
    4909. 

  4909. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4910. 

  4910. #define IOMUX_PAD_I2S1_LRCK_DRV(n) (((n)&0x3) << 19)
    4911. 

  4911. 

  4912. // pad_i2s1_bck
    4913. 

  4913. #define IOMUX_SLP_OE (1 << 0)
    4914. 

  4914. #define IOMUX_SLP_IE (1 << 1)
    4915. 

  4915. #define IOMUX_SLP_WPDO (1 << 2)
    4916. 

  4916. #define IOMUX_SLP_WPU (1 << 3)
    4917. 

  4917. #define IOMUX_WPDO (1 << 6)
    4918. 

  4918. #define IOMUX_WPU (1 << 7)
    4919. 

  4919. #define IOMUX_SE (1 << 11)
    4920. 

  4920. #define IOMUX_WPUS (1 << 12)
    4921. 

  4921. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4922. 

  4922. #define IOMUX_PAD_I2S1_BCK_DRV(n) (((n)&0x3) << 19)
    4923. 

  4923. 

  4924. // pad_i2s1_mclk
    4925. 

  4925. #define IOMUX_SLP_OE (1 << 0)
    4926. 

  4926. #define IOMUX_SLP_IE (1 << 1)
    4927. 

  4927. #define IOMUX_SLP_WPDO (1 << 2)
    4928. 

  4928. #define IOMUX_SLP_WPU (1 << 3)
    4929. 

  4929. #define IOMUX_WPDO (1 << 6)
    4930. 

  4930. #define IOMUX_WPU (1 << 7)
    4931. 

  4931. #define IOMUX_SE (1 << 11)
    4932. 

  4932. #define IOMUX_WPUS (1 << 12)
    4933. 

  4933. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4934. 

  4934. #define IOMUX_PAD_I2S1_MCLK_DRV(n) (((n)&0x3) << 19)
    4935. 

  4935. 

  4936. // pad_i2c_m2_scl
    4937. 

  4937. #define IOMUX_SLP_OE (1 << 0)
    4938. 

  4938. #define IOMUX_SLP_IE (1 << 1)
    4939. 

  4939. #define IOMUX_SLP_WPDO (1 << 2)
    4940. 

  4940. #define IOMUX_SLP_WPU (1 << 3)
    4941. 

  4941. #define IOMUX_WPDO (1 << 6)
    4942. 

  4942. #define IOMUX_WPU (1 << 7)
    4943. 

  4943. #define IOMUX_SE (1 << 11)
    4944. 

  4944. #define IOMUX_WPUS (1 << 12)
    4945. 

  4945. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4946. 

  4946. #define IOMUX_PAD_I2C_M2_SCL_DRV(n) (((n)&0x3) << 19)
    4947. 

  4947. 

  4948. // pad_i2c_m2_sda
    4949. 

  4949. #define IOMUX_SLP_OE (1 << 0)
    4950. 

  4950. #define IOMUX_SLP_IE (1 << 1)
    4951. 

  4951. #define IOMUX_SLP_WPDO (1 << 2)
    4952. 

  4952. #define IOMUX_SLP_WPU (1 << 3)
    4953. 

  4953. #define IOMUX_WPDO (1 << 6)
    4954. 

  4954. #define IOMUX_WPU (1 << 7)
    4955. 

  4955. #define IOMUX_SE (1 << 11)
    4956. 

  4956. #define IOMUX_WPUS (1 << 12)
    4957. 

  4957. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4958. 

  4958. #define IOMUX_PAD_I2C_M2_SDA_DRV(n) (((n)&0x3) << 19)
    4959. 

  4959. 

  4960. // pad_nand_sel
    4961. 

  4961. #define IOMUX_SLP_OE (1 << 0)
    4962. 

  4962. #define IOMUX_SLP_IE (1 << 1)
    4963. 

  4963. #define IOMUX_SLP_WPDO (1 << 2)
    4964. 

  4964. #define IOMUX_SLP_WPU (1 << 3)
    4965. 

  4965. #define IOMUX_WPDO (1 << 6)
    4966. 

  4966. #define IOMUX_WPU (1 << 7)
    4967. 

  4967. #define IOMUX_SE (1 << 11)
    4968. 

  4968. #define IOMUX_WPUS (1 << 12)
    4969. 

  4969. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4970. 

  4970. #define IOMUX_PAD_NAND_SEL_DRV(n) (((n)&0x3) << 19)
    4971. 

  4971. 

  4972. // pad_keyout_3
    4973. 

  4973. #define IOMUX_SLP_OE (1 << 0)
    4974. 

  4974. #define IOMUX_SLP_IE (1 << 1)
    4975. 

  4975. #define IOMUX_SLP_WPDO (1 << 2)
    4976. 

  4976. #define IOMUX_SLP_WPU (1 << 3)
    4977. 

  4977. #define IOMUX_WPDO (1 << 6)
    4978. 

  4978. #define IOMUX_WPU (1 << 7)
    4979. 

  4979. #define IOMUX_SE (1 << 11)
    4980. 

  4980. #define IOMUX_WPUS (1 << 12)
    4981. 

  4981. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4982. 

  4982. #define IOMUX_PAD_KEYOUT_3_DRV(n) (((n)&0xf) << 19)
    4983. 

  4983. 

  4984. // pad_keyout_2
    4985. 

  4985. #define IOMUX_SLP_OE (1 << 0)
    4986. 

  4986. #define IOMUX_SLP_IE (1 << 1)
    4987. 

  4987. #define IOMUX_SLP_WPDO (1 << 2)
    4988. 

  4988. #define IOMUX_SLP_WPU (1 << 3)
    4989. 

  4989. #define IOMUX_WPDO (1 << 6)
    4990. 

  4990. #define IOMUX_WPU (1 << 7)
    4991. 

  4991. #define IOMUX_SE (1 << 11)
    4992. 

  4992. #define IOMUX_WPUS (1 << 12)
    4993. 

  4993. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    4994. 

  4994. #define IOMUX_PAD_KEYOUT_2_DRV(n) (((n)&0xf) << 19)
    4995. 

  4995. 

  4996. // pad_keyout_1
    4997. 

  4997. #define IOMUX_SLP_OE (1 << 0)
    4998. 

  4998. #define IOMUX_SLP_IE (1 << 1)
    4999. 

  4999. #define IOMUX_SLP_WPDO (1 << 2)
    5000. 

  5000. #define IOMUX_SLP_WPU (1 << 3)
    5001. 

  5001. #define IOMUX_WPDO (1 << 6)
    5002. 

  5002. #define IOMUX_WPU (1 << 7)
    5003. 

  5003. #define IOMUX_SE (1 << 11)
    5004. 

  5004. #define IOMUX_WPUS (1 << 12)
    5005. 

  5005. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5006. 

  5006. #define IOMUX_PAD_KEYOUT_1_DRV(n) (((n)&0xf) << 19)
    5007. 

  5007. 

  5008. // pad_keyout_0
    5009. 

  5009. #define IOMUX_SLP_OE (1 << 0)
    5010. 

  5010. #define IOMUX_SLP_IE (1 << 1)
    5011. 

  5011. #define IOMUX_SLP_WPDO (1 << 2)
    5012. 

  5012. #define IOMUX_SLP_WPU (1 << 3)
    5013. 

  5013. #define IOMUX_WPDO (1 << 6)
    5014. 

  5014. #define IOMUX_WPU (1 << 7)
    5015. 

  5015. #define IOMUX_SE (1 << 11)
    5016. 

  5016. #define IOMUX_WPUS (1 << 12)
    5017. 

  5017. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5018. 

  5018. #define IOMUX_PAD_KEYOUT_0_DRV(n) (((n)&0xf) << 19)
    5019. 

  5019. 

  5020. // pad_keyin_3
    5021. 

  5021. #define IOMUX_SLP_OE (1 << 0)
    5022. 

  5022. #define IOMUX_SLP_IE (1 << 1)
    5023. 

  5023. #define IOMUX_SLP_WPDO (1 << 2)
    5024. 

  5024. #define IOMUX_SLP_WPU (1 << 3)
    5025. 

  5025. #define IOMUX_WPDO (1 << 6)
    5026. 

  5026. #define IOMUX_WPU (1 << 7)
    5027. 

  5027. #define IOMUX_SE (1 << 11)
    5028. 

  5028. #define IOMUX_WPUS (1 << 12)
    5029. 

  5029. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5030. 

  5030. #define IOMUX_PAD_KEYIN_3_DRV(n) (((n)&0xf) << 19)
    5031. 

  5031. 

  5032. // pad_keyin_2
    5033. 

  5033. #define IOMUX_SLP_OE (1 << 0)
    5034. 

  5034. #define IOMUX_SLP_IE (1 << 1)
    5035. 

  5035. #define IOMUX_SLP_WPDO (1 << 2)
    5036. 

  5036. #define IOMUX_SLP_WPU (1 << 3)
    5037. 

  5037. #define IOMUX_WPDO (1 << 6)
    5038. 

  5038. #define IOMUX_WPU (1 << 7)
    5039. 

  5039. #define IOMUX_SE (1 << 11)
    5040. 

  5040. #define IOMUX_WPUS (1 << 12)
    5041. 

  5041. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5042. 

  5042. #define IOMUX_PAD_KEYIN_2_DRV(n) (((n)&0xf) << 19)
    5043. 

  5043. 

  5044. // pad_keyin_1
    5045. 

  5045. #define IOMUX_SLP_OE (1 << 0)
    5046. 

  5046. #define IOMUX_SLP_IE (1 << 1)
    5047. 

  5047. #define IOMUX_SLP_WPDO (1 << 2)
    5048. 

  5048. #define IOMUX_SLP_WPU (1 << 3)
    5049. 

  5049. #define IOMUX_WPDO (1 << 6)
    5050. 

  5050. #define IOMUX_WPU (1 << 7)
    5051. 

  5051. #define IOMUX_SE (1 << 11)
    5052. 

  5052. #define IOMUX_WPUS (1 << 12)
    5053. 

  5053. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5054. 

  5054. #define IOMUX_PAD_KEYIN_1_DRV(n) (((n)&0xf) << 19)
    5055. 

  5055. 

  5056. // pad_keyin_0
    5057. 

  5057. #define IOMUX_SLP_OE (1 << 0)
    5058. 

  5058. #define IOMUX_SLP_IE (1 << 1)
    5059. 

  5059. #define IOMUX_SLP_WPDO (1 << 2)
    5060. 

  5060. #define IOMUX_SLP_WPU (1 << 3)
    5061. 

  5061. #define IOMUX_WPDO (1 << 6)
    5062. 

  5062. #define IOMUX_WPU (1 << 7)
    5063. 

  5063. #define IOMUX_SE (1 << 11)
    5064. 

  5064. #define IOMUX_WPUS (1 << 12)
    5065. 

  5065. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5066. 

  5066. #define IOMUX_PAD_KEYIN_0_DRV(n) (((n)&0xf) << 19)
    5067. 

  5067. 

  5068. // pad_lcd_rstb
    5069. 

  5069. #define IOMUX_SLP_OE (1 << 0)
    5070. 

  5070. #define IOMUX_SLP_IE (1 << 1)
    5071. 

  5071. #define IOMUX_SLP_WPDO (1 << 2)
    5072. 

  5072. #define IOMUX_SLP_WPU (1 << 3)
    5073. 

  5073. #define IOMUX_WPDO (1 << 6)
    5074. 

  5074. #define IOMUX_WPU (1 << 7)
    5075. 

  5075. #define IOMUX_SE (1 << 11)
    5076. 

  5076. #define IOMUX_WPUS (1 << 12)
    5077. 

  5077. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5078. 

  5078. #define IOMUX_PAD_LCD_RSTB_DRV(n) (((n)&0xf) << 19)
    5079. 

  5079. 

  5080. // pad_lcd_fmark
    5081. 

  5081. #define IOMUX_SLP_OE (1 << 0)
    5082. 

  5082. #define IOMUX_SLP_IE (1 << 1)
    5083. 

  5083. #define IOMUX_SLP_WPDO (1 << 2)
    5084. 

  5084. #define IOMUX_SLP_WPU (1 << 3)
    5085. 

  5085. #define IOMUX_WPDO (1 << 6)
    5086. 

  5086. #define IOMUX_WPU (1 << 7)
    5087. 

  5087. #define IOMUX_SE (1 << 11)
    5088. 

  5088. #define IOMUX_WPUS (1 << 12)
    5089. 

  5089. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5090. 

  5090. #define IOMUX_PAD_LCD_FMARK_DRV(n) (((n)&0xf) << 19)
    5091. 

  5091. 

  5092. // pad_spi_lcd_select
    5093. 

  5093. #define IOMUX_SLP_OE (1 << 0)
    5094. 

  5094. #define IOMUX_SLP_IE (1 << 1)
    5095. 

  5095. #define IOMUX_SLP_WPDO (1 << 2)
    5096. 

  5096. #define IOMUX_SLP_WPU (1 << 3)
    5097. 

  5097. #define IOMUX_WPDO (1 << 6)
    5098. 

  5098. #define IOMUX_WPU (1 << 7)
    5099. 

  5099. #define IOMUX_SE (1 << 11)
    5100. 

  5100. #define IOMUX_WPUS (1 << 12)
    5101. 

  5101. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5102. 

  5102. #define IOMUX_PAD_SPI_LCD_SELECT_DRV(n) (((n)&0xf) << 19)
    5103. 

  5103. 

  5104. // pad_spi_lcd_cs
    5105. 

  5105. #define IOMUX_SLP_OE (1 << 0)
    5106. 

  5106. #define IOMUX_SLP_IE (1 << 1)
    5107. 

  5107. #define IOMUX_SLP_WPDO (1 << 2)
    5108. 

  5108. #define IOMUX_SLP_WPU (1 << 3)
    5109. 

  5109. #define IOMUX_WPDO (1 << 6)
    5110. 

  5110. #define IOMUX_WPU (1 << 7)
    5111. 

  5111. #define IOMUX_SE (1 << 11)
    5112. 

  5112. #define IOMUX_WPUS (1 << 12)
    5113. 

  5113. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5114. 

  5114. #define IOMUX_PAD_SPI_LCD_CS_DRV(n) (((n)&0xf) << 19)
    5115. 

  5115. 

  5116. // pad_spi_lcd_clk
    5117. 

  5117. #define IOMUX_SLP_OE (1 << 0)
    5118. 

  5118. #define IOMUX_SLP_IE (1 << 1)
    5119. 

  5119. #define IOMUX_SLP_WPDO (1 << 2)
    5120. 

  5120. #define IOMUX_SLP_WPU (1 << 3)
    5121. 

  5121. #define IOMUX_WPDO (1 << 6)
    5122. 

  5122. #define IOMUX_WPU (1 << 7)
    5123. 

  5123. #define IOMUX_SE (1 << 11)
    5124. 

  5124. #define IOMUX_WPUS (1 << 12)
    5125. 

  5125. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5126. 

  5126. #define IOMUX_PAD_SPI_LCD_CLK_DRV(n) (((n)&0xf) << 19)
    5127. 

  5127. 

  5128. // pad_spi_lcd_sdc
    5129. 

  5129. #define IOMUX_SLP_OE (1 << 0)
    5130. 

  5130. #define IOMUX_SLP_IE (1 << 1)
    5131. 

  5131. #define IOMUX_SLP_WPDO (1 << 2)
    5132. 

  5132. #define IOMUX_SLP_WPU (1 << 3)
    5133. 

  5133. #define IOMUX_WPDO (1 << 6)
    5134. 

  5134. #define IOMUX_WPU (1 << 7)
    5135. 

  5135. #define IOMUX_SE (1 << 11)
    5136. 

  5136. #define IOMUX_WPUS (1 << 12)
    5137. 

  5137. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5138. 

  5138. #define IOMUX_PAD_SPI_LCD_SDC_DRV(n) (((n)&0xf) << 19)
    5139. 

  5139. 

  5140. // pad_spi_lcd_sio
    5141. 

  5141. #define IOMUX_SLP_OE (1 << 0)
    5142. 

  5142. #define IOMUX_SLP_IE (1 << 1)
    5143. 

  5143. #define IOMUX_SLP_WPDO (1 << 2)
    5144. 

  5144. #define IOMUX_SLP_WPU (1 << 3)
    5145. 

  5145. #define IOMUX_WPDO (1 << 6)
    5146. 

  5146. #define IOMUX_WPU (1 << 7)
    5147. 

  5147. #define IOMUX_SE (1 << 11)
    5148. 

  5148. #define IOMUX_WPUS (1 << 12)
    5149. 

  5149. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5150. 

  5150. #define IOMUX_PAD_SPI_LCD_SIO_DRV(n) (((n)&0xf) << 19)
    5151. 

  5151. 

  5152. // pad_sdmmc1_rst
    5153. 

  5153. #define IOMUX_SLP_OE (1 << 0)
    5154. 

  5154. #define IOMUX_SLP_IE (1 << 1)
    5155. 

  5155. #define IOMUX_SLP_WPDO (1 << 2)
    5156. 

  5156. #define IOMUX_SLP_WPU (1 << 3)
    5157. 

  5157. #define IOMUX_WPDO (1 << 6)
    5158. 

  5158. #define IOMUX_WPU (1 << 7)
    5159. 

  5159. #define IOMUX_SE (1 << 11)
    5160. 

  5160. #define IOMUX_WPUS (1 << 12)
    5161. 

  5161. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5162. 

  5162. #define IOMUX_PAD_SDMMC1_RST_DRV(n) (((n)&0xf) << 19)
    5163. 

  5163. 

  5164. // pad_sdmmc1_data_7
    5165. 

  5165. #define IOMUX_SLP_OE (1 << 0)
    5166. 

  5166. #define IOMUX_SLP_IE (1 << 1)
    5167. 

  5167. #define IOMUX_SLP_WPDO (1 << 2)
    5168. 

  5168. #define IOMUX_SLP_WPU (1 << 3)
    5169. 

  5169. #define IOMUX_WPDO (1 << 6)
    5170. 

  5170. #define IOMUX_WPU (1 << 7)
    5171. 

  5171. #define IOMUX_SE (1 << 11)
    5172. 

  5172. #define IOMUX_WPUS (1 << 12)
    5173. 

  5173. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5174. 

  5174. #define IOMUX_PAD_SDMMC1_DATA_7_DRV(n) (((n)&0xf) << 19)
    5175. 

  5175. 

  5176. // pad_sdmmc1_data_6
    5177. 

  5177. #define IOMUX_SLP_OE (1 << 0)
    5178. 

  5178. #define IOMUX_SLP_IE (1 << 1)
    5179. 

  5179. #define IOMUX_SLP_WPDO (1 << 2)
    5180. 

  5180. #define IOMUX_SLP_WPU (1 << 3)
    5181. 

  5181. #define IOMUX_WPDO (1 << 6)
    5182. 

  5182. #define IOMUX_WPU (1 << 7)
    5183. 

  5183. #define IOMUX_SE (1 << 11)
    5184. 

  5184. #define IOMUX_WPUS (1 << 12)
    5185. 

  5185. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5186. 

  5186. #define IOMUX_PAD_SDMMC1_DATA_6_DRV(n) (((n)&0xf) << 19)
    5187. 

  5187. 

  5188. // pad_sdmmc1_data_5
    5189. 

  5189. #define IOMUX_SLP_OE (1 << 0)
    5190. 

  5190. #define IOMUX_SLP_IE (1 << 1)
    5191. 

  5191. #define IOMUX_SLP_WPDO (1 << 2)
    5192. 

  5192. #define IOMUX_SLP_WPU (1 << 3)
    5193. 

  5193. #define IOMUX_WPDO (1 << 6)
    5194. 

  5194. #define IOMUX_WPU (1 << 7)
    5195. 

  5195. #define IOMUX_SE (1 << 11)
    5196. 

  5196. #define IOMUX_WPUS (1 << 12)
    5197. 

  5197. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5198. 

  5198. #define IOMUX_PAD_SDMMC1_DATA_5_DRV(n) (((n)&0xf) << 19)
    5199. 

  5199. 

  5200. // pad_sdmmc1_data_4
    5201. 

  5201. #define IOMUX_SLP_OE (1 << 0)
    5202. 

  5202. #define IOMUX_SLP_IE (1 << 1)
    5203. 

  5203. #define IOMUX_SLP_WPDO (1 << 2)
    5204. 

  5204. #define IOMUX_SLP_WPU (1 << 3)
    5205. 

  5205. #define IOMUX_WPDO (1 << 6)
    5206. 

  5206. #define IOMUX_WPU (1 << 7)
    5207. 

  5207. #define IOMUX_SE (1 << 11)
    5208. 

  5208. #define IOMUX_WPUS (1 << 12)
    5209. 

  5209. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5210. 

  5210. #define IOMUX_PAD_SDMMC1_DATA_4_DRV(n) (((n)&0xf) << 19)
    5211. 

  5211. 

  5212. // pad_sdmmc1_data_3
    5213. 

  5213. #define IOMUX_SLP_OE (1 << 0)
    5214. 

  5214. #define IOMUX_SLP_IE (1 << 1)
    5215. 

  5215. #define IOMUX_SLP_WPDO (1 << 2)
    5216. 

  5216. #define IOMUX_SLP_WPU (1 << 3)
    5217. 

  5217. #define IOMUX_WPDO (1 << 6)
    5218. 

  5218. #define IOMUX_WPU (1 << 7)
    5219. 

  5219. #define IOMUX_SE (1 << 11)
    5220. 

  5220. #define IOMUX_WPUS (1 << 12)
    5221. 

  5221. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5222. 

  5222. #define IOMUX_PAD_SDMMC1_DATA_3_DRV(n) (((n)&0xf) << 19)
    5223. 

  5223. 

  5224. // pad_sdmmc1_data_2
    5225. 

  5225. #define IOMUX_SLP_OE (1 << 0)
    5226. 

  5226. #define IOMUX_SLP_IE (1 << 1)
    5227. 

  5227. #define IOMUX_SLP_WPDO (1 << 2)
    5228. 

  5228. #define IOMUX_SLP_WPU (1 << 3)
    5229. 

  5229. #define IOMUX_WPDO (1 << 6)
    5230. 

  5230. #define IOMUX_WPU (1 << 7)
    5231. 

  5231. #define IOMUX_SE (1 << 11)
    5232. 

  5232. #define IOMUX_WPUS (1 << 12)
    5233. 

  5233. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5234. 

  5234. #define IOMUX_PAD_SDMMC1_DATA_2_DRV(n) (((n)&0xf) << 19)
    5235. 

  5235. 

  5236. // pad_sdmmc1_data_1
    5237. 

  5237. #define IOMUX_SLP_OE (1 << 0)
    5238. 

  5238. #define IOMUX_SLP_IE (1 << 1)
    5239. 

  5239. #define IOMUX_SLP_WPDO (1 << 2)
    5240. 

  5240. #define IOMUX_SLP_WPU (1 << 3)
    5241. 

  5241. #define IOMUX_WPDO (1 << 6)
    5242. 

  5242. #define IOMUX_WPU (1 << 7)
    5243. 

  5243. #define IOMUX_SE (1 << 11)
    5244. 

  5244. #define IOMUX_WPUS (1 << 12)
    5245. 

  5245. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5246. 

  5246. #define IOMUX_PAD_SDMMC1_DATA_1_DRV(n) (((n)&0xf) << 19)
    5247. 

  5247. 

  5248. // pad_sdmmc1_data_0
    5249. 

  5249. #define IOMUX_SLP_OE (1 << 0)
    5250. 

  5250. #define IOMUX_SLP_IE (1 << 1)
    5251. 

  5251. #define IOMUX_SLP_WPDO (1 << 2)
    5252. 

  5252. #define IOMUX_SLP_WPU (1 << 3)
    5253. 

  5253. #define IOMUX_WPDO (1 << 6)
    5254. 

  5254. #define IOMUX_WPU (1 << 7)
    5255. 

  5255. #define IOMUX_SE (1 << 11)
    5256. 

  5256. #define IOMUX_WPUS (1 << 12)
    5257. 

  5257. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5258. 

  5258. #define IOMUX_PAD_SDMMC1_DATA_0_DRV(n) (((n)&0xf) << 19)
    5259. 

  5259. 

  5260. // pad_sdmmc1_cmd
    5261. 

  5261. #define IOMUX_SLP_OE (1 << 0)
    5262. 

  5262. #define IOMUX_SLP_IE (1 << 1)
    5263. 

  5263. #define IOMUX_SLP_WPDO (1 << 2)
    5264. 

  5264. #define IOMUX_SLP_WPU (1 << 3)
    5265. 

  5265. #define IOMUX_WPDO (1 << 6)
    5266. 

  5266. #define IOMUX_WPU (1 << 7)
    5267. 

  5267. #define IOMUX_SE (1 << 11)
    5268. 

  5268. #define IOMUX_WPUS (1 << 12)
    5269. 

  5269. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5270. 

  5270. #define IOMUX_PAD_SDMMC1_CMD_DRV(n) (((n)&0xf) << 19)
    5271. 

  5271. 

  5272. // pad_sdmmc1_clk
    5273. 

  5273. #define IOMUX_SLP_OE (1 << 0)
    5274. 

  5274. #define IOMUX_SLP_IE (1 << 1)
    5275. 

  5275. #define IOMUX_SLP_WPDO (1 << 2)
    5276. 

  5276. #define IOMUX_SLP_WPU (1 << 3)
    5277. 

  5277. #define IOMUX_WPDO (1 << 6)
    5278. 

  5278. #define IOMUX_WPU (1 << 7)
    5279. 

  5279. #define IOMUX_SE (1 << 11)
    5280. 

  5280. #define IOMUX_WPUS (1 << 12)
    5281. 

  5281. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5282. 

  5282. #define IOMUX_PAD_SDMMC1_CLK_DRV(n) (((n)&0xf) << 19)
    5283. 

  5283. 

  5284. // pad_uart_2_rts
    5285. 

  5285. #define IOMUX_SLP_OE (1 << 0)
    5286. 

  5286. #define IOMUX_SLP_IE (1 << 1)
    5287. 

  5287. #define IOMUX_SLP_WPDO (1 << 2)
    5288. 

  5288. #define IOMUX_SLP_WPU (1 << 3)
    5289. 

  5289. #define IOMUX_WPDO (1 << 6)
    5290. 

  5290. #define IOMUX_WPU (1 << 7)
    5291. 

  5291. #define IOMUX_SE (1 << 11)
    5292. 

  5292. #define IOMUX_WPUS (1 << 12)
    5293. 

  5293. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5294. 

  5294. #define IOMUX_PAD_UART_2_RTS_DRV(n) (((n)&0x3) << 19)
    5295. 

  5295. 

  5296. // pad_uart_2_cts
    5297. 

  5297. #define IOMUX_SLP_OE (1 << 0)
    5298. 

  5298. #define IOMUX_SLP_IE (1 << 1)
    5299. 

  5299. #define IOMUX_SLP_WPDO (1 << 2)
    5300. 

  5300. #define IOMUX_SLP_WPU (1 << 3)
    5301. 

  5301. #define IOMUX_WPDO (1 << 6)
    5302. 

  5302. #define IOMUX_WPU (1 << 7)
    5303. 

  5303. #define IOMUX_SE (1 << 11)
    5304. 

  5304. #define IOMUX_WPUS (1 << 12)
    5305. 

  5305. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5306. 

  5306. #define IOMUX_PAD_UART_2_CTS_DRV(n) (((n)&0x3) << 19)
    5307. 

  5307. 

  5308. // pad_uart_2_txd
    5309. 

  5309. #define IOMUX_SLP_OE (1 << 0)
    5310. 

  5310. #define IOMUX_SLP_IE (1 << 1)
    5311. 

  5311. #define IOMUX_SLP_WPDO (1 << 2)
    5312. 

  5312. #define IOMUX_SLP_WPU (1 << 3)
    5313. 

  5313. #define IOMUX_WPDO (1 << 6)
    5314. 

  5314. #define IOMUX_WPU (1 << 7)
    5315. 

  5315. #define IOMUX_SE (1 << 11)
    5316. 

  5316. #define IOMUX_WPUS (1 << 12)
    5317. 

  5317. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5318. 

  5318. #define IOMUX_PAD_UART_2_TXD_DRV(n) (((n)&0x3) << 19)
    5319. 

  5319. 

  5320. // pad_uart_2_rxd
    5321. 

  5321. #define IOMUX_SLP_OE (1 << 0)
    5322. 

  5322. #define IOMUX_SLP_IE (1 << 1)
    5323. 

  5323. #define IOMUX_SLP_WPDO (1 << 2)
    5324. 

  5324. #define IOMUX_SLP_WPU (1 << 3)
    5325. 

  5325. #define IOMUX_WPDO (1 << 6)
    5326. 

  5326. #define IOMUX_WPU (1 << 7)
    5327. 

  5327. #define IOMUX_SE (1 << 11)
    5328. 

  5328. #define IOMUX_WPUS (1 << 12)
    5329. 

  5329. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5330. 

  5330. #define IOMUX_PAD_UART_2_RXD_DRV(n) (((n)&0x3) << 19)
    5331. 

  5331. 

  5332. // pad_i2c_m1_sda
    5333. 

  5333. #define IOMUX_SLP_OE (1 << 0)
    5334. 

  5334. #define IOMUX_SLP_IE (1 << 1)
    5335. 

  5335. #define IOMUX_SLP_WPDO (1 << 2)
    5336. 

  5336. #define IOMUX_SLP_WPU (1 << 3)
    5337. 

  5337. #define IOMUX_WPDO (1 << 6)
    5338. 

  5338. #define IOMUX_WPU (1 << 7)
    5339. 

  5339. #define IOMUX_SE (1 << 11)
    5340. 

  5340. #define IOMUX_WPUS (1 << 12)
    5341. 

  5341. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5342. 

  5342. #define IOMUX_PAD_I2C_M1_SDA_DRV(n) (((n)&0x3) << 19)
    5343. 

  5343. 

  5344. // pad_i2c_m1_scl
    5345. 

  5345. #define IOMUX_SLP_OE (1 << 0)
    5346. 

  5346. #define IOMUX_SLP_IE (1 << 1)
    5347. 

  5347. #define IOMUX_SLP_WPDO (1 << 2)
    5348. 

  5348. #define IOMUX_SLP_WPU (1 << 3)
    5349. 

  5349. #define IOMUX_WPDO (1 << 6)
    5350. 

  5350. #define IOMUX_WPU (1 << 7)
    5351. 

  5351. #define IOMUX_SE (1 << 11)
    5352. 

  5352. #define IOMUX_WPUS (1 << 12)
    5353. 

  5353. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5354. 

  5354. #define IOMUX_PAD_I2C_M1_SCL_DRV(n) (((n)&0x3) << 19)
    5355. 

  5355. 

  5356. // pad_gpio_23
    5357. 

  5357. #define IOMUX_SLP_OE (1 << 0)
    5358. 

  5358. #define IOMUX_SLP_IE (1 << 1)
    5359. 

  5359. #define IOMUX_SLP_WPDO (1 << 2)
    5360. 

  5360. #define IOMUX_SLP_WPU (1 << 3)
    5361. 

  5361. #define IOMUX_WPDO (1 << 6)
    5362. 

  5362. #define IOMUX_WPU (1 << 7)
    5363. 

  5363. #define IOMUX_SE (1 << 11)
    5364. 

  5364. #define IOMUX_WPUS (1 << 12)
    5365. 

  5365. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5366. 

  5366. #define IOMUX_PAD_GPIO_23_DRV(n) (((n)&0x3) << 19)
    5367. 

  5367. 

  5368. // pad_gpio_22
    5369. 

  5369. #define IOMUX_SLP_OE (1 << 0)
    5370. 

  5370. #define IOMUX_SLP_IE (1 << 1)
    5371. 

  5371. #define IOMUX_SLP_WPDO (1 << 2)
    5372. 

  5372. #define IOMUX_SLP_WPU (1 << 3)
    5373. 

  5373. #define IOMUX_WPDO (1 << 6)
    5374. 

  5374. #define IOMUX_WPU (1 << 7)
    5375. 

  5375. #define IOMUX_SE (1 << 11)
    5376. 

  5376. #define IOMUX_WPUS (1 << 12)
    5377. 

  5377. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5378. 

  5378. #define IOMUX_PAD_GPIO_22_DRV(n) (((n)&0x3) << 19)
    5379. 

  5379. 

  5380. // pad_gpio_21
    5381. 

  5381. #define IOMUX_SLP_OE (1 << 0)
    5382. 

  5382. #define IOMUX_SLP_IE (1 << 1)
    5383. 

  5383. #define IOMUX_SLP_WPDO (1 << 2)
    5384. 

  5384. #define IOMUX_SLP_WPU (1 << 3)
    5385. 

  5385. #define IOMUX_WPDO (1 << 6)
    5386. 

  5386. #define IOMUX_WPU (1 << 7)
    5387. 

  5387. #define IOMUX_SE (1 << 11)
    5388. 

  5388. #define IOMUX_WPUS (1 << 12)
    5389. 

  5389. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5390. 

  5390. #define IOMUX_PAD_GPIO_21_DRV(n) (((n)&0x3) << 19)
    5391. 

  5391. 

  5392. // pad_gpio_20
    5393. 

  5393. #define IOMUX_SLP_OE (1 << 0)
    5394. 

  5394. #define IOMUX_SLP_IE (1 << 1)
    5395. 

  5395. #define IOMUX_SLP_WPDO (1 << 2)
    5396. 

  5396. #define IOMUX_SLP_WPU (1 << 3)
    5397. 

  5397. #define IOMUX_WPDO (1 << 6)
    5398. 

  5398. #define IOMUX_WPU (1 << 7)
    5399. 

  5399. #define IOMUX_SE (1 << 11)
    5400. 

  5400. #define IOMUX_WPUS (1 << 12)
    5401. 

  5401. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5402. 

  5402. #define IOMUX_PAD_GPIO_20_DRV(n) (((n)&0x3) << 19)
    5403. 

  5403. 

  5404. // pad_gpio_19
    5405. 

  5405. #define IOMUX_SLP_OE (1 << 0)
    5406. 

  5406. #define IOMUX_SLP_IE (1 << 1)
    5407. 

  5407. #define IOMUX_SLP_WPDO (1 << 2)
    5408. 

  5408. #define IOMUX_SLP_WPU (1 << 3)
    5409. 

  5409. #define IOMUX_WPDO (1 << 6)
    5410. 

  5410. #define IOMUX_WPU (1 << 7)
    5411. 

  5411. #define IOMUX_SE (1 << 11)
    5412. 

  5412. #define IOMUX_WPUS (1 << 12)
    5413. 

  5413. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5414. 

  5414. #define IOMUX_PAD_GPIO_19_DRV(n) (((n)&0x3) << 19)
    5415. 

  5415. 

  5416. // pad_gpio_18
    5417. 

  5417. #define IOMUX_SLP_OE (1 << 0)
    5418. 

  5418. #define IOMUX_SLP_IE (1 << 1)
    5419. 

  5419. #define IOMUX_SLP_WPDO (1 << 2)
    5420. 

  5420. #define IOMUX_SLP_WPU (1 << 3)
    5421. 

  5421. #define IOMUX_WPDO (1 << 6)
    5422. 

  5422. #define IOMUX_WPU (1 << 7)
    5423. 

  5423. #define IOMUX_SE (1 << 11)
    5424. 

  5424. #define IOMUX_WPUS (1 << 12)
    5425. 

  5425. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5426. 

  5426. #define IOMUX_PAD_GPIO_18_DRV(n) (((n)&0x3) << 19)
    5427. 

  5427. 

  5428. // pad_gpio_17
    5429. 

  5429. #define IOMUX_SLP_OE (1 << 0)
    5430. 

  5430. #define IOMUX_SLP_IE (1 << 1)
    5431. 

  5431. #define IOMUX_SLP_WPDO (1 << 2)
    5432. 

  5432. #define IOMUX_SLP_WPU (1 << 3)
    5433. 

  5433. #define IOMUX_WPDO (1 << 6)
    5434. 

  5434. #define IOMUX_WPU (1 << 7)
    5435. 

  5435. #define IOMUX_SE (1 << 11)
    5436. 

  5436. #define IOMUX_WPUS (1 << 12)
    5437. 

  5437. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5438. 

  5438. #define IOMUX_PAD_GPIO_17_DRV(n) (((n)&0x3) << 19)
    5439. 

  5439. 

  5440. // pad_gpio_16
    5441. 

  5441. #define IOMUX_SLP_OE (1 << 0)
    5442. 

  5442. #define IOMUX_SLP_IE (1 << 1)
    5443. 

  5443. #define IOMUX_SLP_WPDO (1 << 2)
    5444. 

  5444. #define IOMUX_SLP_WPU (1 << 3)
    5445. 

  5445. #define IOMUX_WPDO (1 << 6)
    5446. 

  5446. #define IOMUX_WPU (1 << 7)
    5447. 

  5447. #define IOMUX_SE (1 << 11)
    5448. 

  5448. #define IOMUX_WPUS (1 << 12)
    5449. 

  5449. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5450. 

  5450. #define IOMUX_PAD_GPIO_16_DRV(n) (((n)&0x3) << 19)
    5451. 

  5451. 

  5452. // pad_m_spi_d_3
    5453. 

  5453. #define IOMUX_SLP_OE (1 << 0)
    5454. 

  5454. #define IOMUX_SLP_IE (1 << 1)
    5455. 

  5455. #define IOMUX_SLP_WPDO (1 << 2)
    5456. 

  5456. #define IOMUX_SLP_WPU (1 << 3)
    5457. 

  5457. #define IOMUX_WPDO (1 << 6)
    5458. 

  5458. #define IOMUX_WPU (1 << 7)
    5459. 

  5459. #define IOMUX_SE (1 << 11)
    5460. 

  5460. #define IOMUX_WPUS (1 << 12)
    5461. 

  5461. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5462. 

  5462. #define IOMUX_PAD_M_SPI_D_3_DRV(n) (((n)&0x7) << 19)
    5463. 

  5463. 

  5464. // pad_m_spi_d_2
    5465. 

  5465. #define IOMUX_SLP_OE (1 << 0)
    5466. 

  5466. #define IOMUX_SLP_IE (1 << 1)
    5467. 

  5467. #define IOMUX_SLP_WPDO (1 << 2)
    5468. 

  5468. #define IOMUX_SLP_WPU (1 << 3)
    5469. 

  5469. #define IOMUX_WPDO (1 << 6)
    5470. 

  5470. #define IOMUX_WPU (1 << 7)
    5471. 

  5471. #define IOMUX_SE (1 << 11)
    5472. 

  5472. #define IOMUX_WPUS (1 << 12)
    5473. 

  5473. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5474. 

  5474. #define IOMUX_PAD_M_SPI_D_2_DRV(n) (((n)&0x7) << 19)
    5475. 

  5475. 

  5476. // pad_m_spi_d_1
    5477. 

  5477. #define IOMUX_SLP_OE (1 << 0)
    5478. 

  5478. #define IOMUX_SLP_IE (1 << 1)
    5479. 

  5479. #define IOMUX_SLP_WPDO (1 << 2)
    5480. 

  5480. #define IOMUX_SLP_WPU (1 << 3)
    5481. 

  5481. #define IOMUX_WPDO (1 << 6)
    5482. 

  5482. #define IOMUX_WPU (1 << 7)
    5483. 

  5483. #define IOMUX_SE (1 << 11)
    5484. 

  5484. #define IOMUX_WPUS (1 << 12)
    5485. 

  5485. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5486. 

  5486. #define IOMUX_PAD_M_SPI_D_1_DRV(n) (((n)&0x7) << 19)
    5487. 

  5487. 

  5488. // pad_m_spi_d_0
    5489. 

  5489. #define IOMUX_SLP_OE (1 << 0)
    5490. 

  5490. #define IOMUX_SLP_IE (1 << 1)
    5491. 

  5491. #define IOMUX_SLP_WPDO (1 << 2)
    5492. 

  5492. #define IOMUX_SLP_WPU (1 << 3)
    5493. 

  5493. #define IOMUX_WPDO (1 << 6)
    5494. 

  5494. #define IOMUX_WPU (1 << 7)
    5495. 

  5495. #define IOMUX_SE (1 << 11)
    5496. 

  5496. #define IOMUX_WPUS (1 << 12)
    5497. 

  5497. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5498. 

  5498. #define IOMUX_PAD_M_SPI_D_0_DRV(n) (((n)&0x7) << 19)
    5499. 

  5499. 

  5500. // pad_m_spi_cs
    5501. 

  5501. #define IOMUX_SLP_OE (1 << 0)
    5502. 

  5502. #define IOMUX_SLP_IE (1 << 1)
    5503. 

  5503. #define IOMUX_SLP_WPDO (1 << 2)
    5504. 

  5504. #define IOMUX_SLP_WPU (1 << 3)
    5505. 

  5505. #define IOMUX_WPDO (1 << 6)
    5506. 

  5506. #define IOMUX_WPU (1 << 7)
    5507. 

  5507. #define IOMUX_SE (1 << 11)
    5508. 

  5508. #define IOMUX_WPUS (1 << 12)
    5509. 

  5509. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5510. 

  5510. #define IOMUX_PAD_M_SPI_CS_DRV(n) (((n)&0x7) << 19)
    5511. 

  5511. 

  5512. // pad_m_spi_clk
    5513. 

  5513. #define IOMUX_SLP_OE (1 << 0)
    5514. 

  5514. #define IOMUX_SLP_IE (1 << 1)
    5515. 

  5515. #define IOMUX_SLP_WPDO (1 << 2)
    5516. 

  5516. #define IOMUX_SLP_WPU (1 << 3)
    5517. 

  5517. #define IOMUX_WPDO (1 << 6)
    5518. 

  5518. #define IOMUX_WPU (1 << 7)
    5519. 

  5519. #define IOMUX_SE (1 << 11)
    5520. 

  5520. #define IOMUX_WPUS (1 << 12)
    5521. 

  5521. #define IOMUX_DSLP_EN(n) (((n)&0x3f) << 13)
    5522. 

  5522. #define IOMUX_PAD_M_SPI_CLK_DRV(n) (((n)&0x7) << 19)
    5523. 

  5523. 

  5524. #endif // _IOMUX_H_
    5525.