| .. |
|
Base.xdm
|
fe1eaa410e
no message
|
2 年 前 |
|
Base.xdm.bak
|
c7ed392aa4
1、修改Port和DIO配置；2、优化mcl DMA配置
|
2 年 前 |
|
Can.xdm
|
1d16ea4a84
1、配置PLL，内核时钟采用PLL_CLK（80M），LSPI使用PLL时钟，UART、CAN使用SOSC时钟（16M）
|
2 年 前 |
|
Can.xdm.bak
|
c7ed392aa4
1、修改Port和DIO配置；2、优化mcl DMA配置
|
2 年 前 |
|
CanIf.xdm
|
848ed61790
1、增加SPI配置，实现SPI功能
|
2 年 前 |
|
CanIf.xdm.bak
|
c7ed392aa4
1、修改Port和DIO配置；2、优化mcl DMA配置
|
2 年 前 |
|
Dio.xdm
|
5d9c3a47d9
1、使能DIO flip API
|
2 年 前 |
|
Dio.xdm.bak
|
c7ed392aa4
1、修改Port和DIO配置；2、优化mcl DMA配置
|
2 年 前 |
|
EcuC.xdm
|
60b00fb35b
【V1.0】 蓝牙通讯板MCAL配置
|
2 年 前 |
|
EcuC.xdm.bak
|
c7ed392aa4
1、修改Port和DIO配置；2、优化mcl DMA配置
|
2 年 前 |
|
EcuM.xdm
|
1d16ea4a84
1、配置PLL，内核时钟采用PLL_CLK（80M），LSPI使用PLL时钟，UART、CAN使用SOSC时钟（16M）
|
2 年 前 |
|
EcuM.xdm.bak
|
c7ed392aa4
1、修改Port和DIO配置；2、优化mcl DMA配置
|
2 年 前 |
|
Mcl.xdm
|
539ced0843
优化dma uart配置
|
2 年 前 |
|
Mcl.xdm.bak
|
b17a40dcc6
no message
|
2 年 前 |
|
Mcu.xdm
|
5d9c3a47d9
1、使能DIO flip API
|
2 年 前 |
|
Mcu.xdm.bak
|
b17a40dcc6
no message
|
2 年 前 |
|
Os.xdm
|
60b00fb35b
【V1.0】 蓝牙通讯板MCAL配置
|
2 年 前 |
|
Os.xdm.bak
|
c7ed392aa4
1、修改Port和DIO配置；2、优化mcl DMA配置
|
2 年 前 |
|
Platform.xdm
|
848ed61790
1、增加SPI配置，实现SPI功能
|
2 年 前 |
|
Platform.xdm.bak
|
b17a40dcc6
no message
|
2 年 前 |
|
Port.xdm
|
848ed61790
1、增加SPI配置，实现SPI功能
|
2 年 前 |
|
Port.xdm.bak
|
c7ed392aa4
1、修改Port和DIO配置；2、优化mcl DMA配置
|
2 年 前 |
|
Resource.xdm
|
722aaefcb2
【V1.0】 4G MCAL 新建
|
2 年 前 |
|
Resource.xdm.bak
|
c7ed392aa4
1、修改Port和DIO配置；2、优化mcl DMA配置
|
2 年 前 |
|
Spi.xdm
|
1d16ea4a84
1、配置PLL，内核时钟采用PLL_CLK（80M），LSPI使用PLL时钟，UART、CAN使用SOSC时钟（16M）
|
2 年 前 |
|
SystemModel2.tdb
|
60b00fb35b
【V1.0】 蓝牙通讯板MCAL配置
|
2 年 前 |
|
Uart.xdm
|
1d16ea4a84
1、配置PLL，内核时钟采用PLL_CLK（80M），LSPI使用PLL时钟，UART、CAN使用SOSC时钟（16M）
|
2 年 前 |
|
Uart.xdm.bak
|
b17a40dcc6
no message
|
2 年 前 |
BJQX-ZHENGCHAO\Zhengchao
5d9c3a47d9
1、使能DIO flip API